二进制转格雷码

一、前言

　　格雷码计数器可以运用于FIFO中。格雷码计数器的优势在于其相邻两个数值之间只有一位发生变化，提高了系统的抗干扰能力，而且在计数时，各个输出的门电路翻转次数要远远小于二进制计数器，从而可以大幅度的降低系统的功耗。

二、二进制转格雷码的原理

 　　由表可知，格雷码相邻两个数之间只有一位会改变。

　　数学原理：

　　格雷码的最高位和二进制的最高位保持不变，然后二进制的最高位和次高位相异或得到格雷码的次高位，其他各位依次类推。

三、代码实现

// *********************************************************************************
// Project Name : bin_gray
// Email        : 
// Create Time  : 2020/07/22 10：46
// Module Name  : bin_gray
// editor        : L
// Version        : Rev1.0.0
// *********************************************************************************

module bin_gray(
    input                sclk,
    input                s_rst_n,
    input                en,
    output    reg    [7:0]    gray_out
    );

reg            [7:0]        cnt;

always @(posedge sclk or negedge s_rst_n) begin
    if(!s_rst_n) begin
        cnt <= 0;
    end
    else if(en) begin
        cnt <= cnt + 1'b1;
    end
    else begin
        cnt <= cnt;
    end
end

always @ (posedge sclk or negedge s_rst_n) begin
    if(s_rst_n == 1'b0) 
        gray_out <= 0;
    else    
        gray_out <= cnt ^ (cnt >> 1);
end

endmodule

testbench:

// *********************************************************************************
// Project Name : bin2gray
// Email        : 
// Create Time  : 2020/07/24 9：25
// Module Name  : bin2gray_tb
// editor        : L
// Version        : Rev1.0.0
// *********************************************************************************

module bin2gray_tb;
    reg                sclk                ;
    reg                s_rst_n        ;
    reg                en            ;
    wire    [7:0]    gray_out    ;

bin_gray bin2gray_inst(
    .sclk        (sclk        ),    
    .s_rst_n    (s_rst_n    ),
    .en            (en            ),
    .gray_out    (gray_out    )
    );

initial
    sclk = 1'b0;
    always #10 sclk = ~sclk;

initial
    begin
        #1;
        en = 1'b0;
        s_rst_n = 1'b0;
        #21;
        s_rst_n = 1'b1;
        #21;
        en = 1'b1;
        #500
        en = 1'b0;
    end

endmodule    

Modelsim仿真：