ModelSim 仿真 遇到提示 # ** Fatal: (vsim-3366) ... Ports cannot be connected by name when a module contains unnamed ports.

最近在写一个I2C master 写的 控制模块，在仿真的时候遇到错误提示：

# ** Fatal: (vsim-3366) E:/Project/Quartus/LD/my_i2c/my_i2c_vlg_tst.v(51): Ports cannot be connected by name when a module contains unnamed ports.

然后看到官网有这个提示：

https://www.intel.cn/content/www/cn/zh/programmable/support/support-resources/knowledge-base/solutions/rd12072004_3722.html?wapkw=changing%20all%20modules%20from%20the%20first%20coding%20style%20modelsim

于是检查 .v 文件中的端口定义：

并改正如下：

 

 于是漂亮的波形出来啦：

（本案例参考的是 Terasic  《DE2-115实战宝典》第四章节 I2C串行传输，配套源码资料免费下载：support@terasic.com.cn）