冯·诺依曼结构计算机:5大部分,运算器(中心),控制器,存储器,输入设备,输出设备
主机系统:包括CPU和存储器
CPU:包括运算器和控制器;
运算器:包括运算单元ALU(Arithmetic logic unit),及三个寄存器ACC,X,MQ
控制器的基本组成:其中包括控制单元Cu,寄存器PC(存储当前执行的指令),寄存器IR(存储下一步执行的指令)
- 取指令:把指令从内存单元取出,送去控制器分析
- 分析指令
- 执行指令
MAR:内存器地址存储器
MDR:内存器指令存储器
指令:16位的二进制码,前六位是操作码,后十位是地址码。
机器性能:FLOPS,每秒浮点运算次数。
Moore定律:intel前总裁
芯片上集成的晶体管数目,每隔18个月翻一番——性能提高一倍,每三年变为原来的4倍。
总线:在任何时刻只能有一个设备占用。 总线是连接所有各个部件的信息传输线。
系统总线:数据总线(双线),地址总线(单向),控制总线(有出,有入)
通信总线:用于计算机系统之间或计算机系统与其他系统如控制仪表等之间的通信
传输方式:并行 串行
总线的性能指标:
- 总线宽度:数据线的根数
- 标准传输率:每秒传输最大字节数
- 信号线数:地址线、数据线和控制线的总和
- 负载能力:比如这条线最多同时挂载多少I/O设备
总线标准:
- USB
- AGP:多用于显卡等的连接
- RS232
- PCI
总线判优控制:
- 链式查询——总线上到底是哪个I/O提出的总线请求
- 计数器定时查询————计数器用来对I/O设备查询时,切换到查询下一个I/O设备
- 独立请求方式————排队器
总线通信控制:解决通信双方的协调配合问题。
主设备:发出请求方,要占用总线。
从设备:应答请求方
步骤:申请分配,寻址,传数,结束
传输方式:
- 同步通信:由统一时标 控制数据 传送
- 异步通信:应答方式(不互锁,半互锁,全互锁)区别是双方何种条件才撤销信号。全互锁的传输最有保障。
- 半同步通信
- 分离式通信
存储器:
- 主存储器:DRAM(笔记本内存条)
- RAM(Random access M)
- 静态RAM
- 动态RAM
- ROM(Read only)
- RAM(Random access M)
- Flash Memory:用于U盘,SSD等
- 高速缓冲存储器(Cache):本质是静态RAM,可作为CPU和主存之间的缓冲
- 辅助存储器:光盘,磁盘(计算机硬盘)
存储器的层次结构:
CPU速度的提升每年30%,而主存提升的很慢,每10年可能才提升一倍。两条线 之间的差别我们称为剪刀差。
如何解决呢?——Cache(其中保存的是cpu最常使用的主存的副本)
我们写的代码都是虚地址即逻辑地址,实际执行时还需要翻译到物理地址。
输入输出系统: