FPGA-Quartus使用定律

经过了一天的血的教训，总结出了如下的FPGA定律_{，希望以后不需要更新这么惨痛的教训了吧）QAQ}

1. 顶层电路图采用原理图设计时，应当检查所有输入输出引脚是否正确连接，不要相信Quartus的自动连接！
2. 必须在新声明每一个变量时考虑它的位数，不得在后续编程过程中随意改动。
3. 在同一个always模块中，不得对同一个reg变量多次进行非阻塞式（<=）赋值！