Spec-->register定义，理解原理+架构框图 查看testcase+model（看已有的测试例程），分析操作/使用模块的流程，寄存器的配置方法 运行仿真，根据testcase追踪关键信号，结合波形分析 读RTL code（verilog/原理图/wave/状态机）
clk时钟处理 功能配置，寄存器配置 检查状态位，等待运行结果 check结果，打印运行结果 根据波形与RTL进行Debug