问题:
1,亚稳态
2,竞争和冒险
3,register和latch的区别
4,case语句情况没写全且无default而形成死锁后,电路将如何工作。
5,异步FIFO的设计思路
无论笔试还是面试,刷题还是很有必要的……
参考连接:
1,flipflop和latch以及register的区别
2,锁存器(latch)和触发器(filp-flop)的概念和区别?为什么多用register。
3,死活清除不了的亚稳态,怎么减少出现概率
4,作图说明建立时间和保持时间
5,三步优化FPGA时序设计
6,FPGA时序分析看这篇就够了
7,异步FIFO的FPGA实现
8,数字IC设计工程师笔试面试经典100题
9,华为2019数字电路设计校招笔试题(答案仅供参考)
10,芯片设计“李锐博恩”博客专栏