今天,我很高兴。我在生活中第一个完成FPGA工程, 4一个1080P 合成 1一个 4K 的 视频。虽然不是很困难。但 或者不明白它完全从去年开始FPGA 。今天,一个人完成一个项目。
我终于可以大胆地说滴。我开始了。哈哈~
项目的总结:
对于跨时钟域要加 MultiCycle约束。
对于 时序没有跑过的, 能够等基本功能完毕, 再回过头来。看时序报告, 慢慢改代码。
努力把 频率跑上去。
往后一段或者好长时间,我想好好学学硬件和信号的知识。
尽管是 电子信息毕学生行业,但基本上学校知识还给老师。未来的日子里。良好的燃油, 多学习一些知识。
版权声明:本文博客原创文章,博客,未经同意,不得转载。