原理图检测：
选中dsn，然后tool--design rule check
要清除drc marker就选择delete existing drc markers；
在生成的drc文档中可以查看相关信息，看看有没有相关question或则error，检验原理图是否绘制正确；
导出boom：
选中dsn，tool-- bill of material
boom生成的东西就是元器件的属性，我们可以根据上面的格式自己添加或删除要导出的属性，选择open in execl 然后在另存为excel即可转化为excel；
导出pdf：
print setup：
然后在print即可：
网表导出：连接原理图和pcb的桥梁，将网表导入pcb即可开始绘制pcb
选中dsn，tool-- create netlist，跳出来的页面保持默认即可
在生成的allegro文件夹下的netlist.log中会显示导出网表的相关信息，包括错误呀，警告啊什么的。当然，在导出为网表之前，原理图的元器件一点要添加好封装属性，封装属性直接填对应封装文件的名字即可；