zoukankan      html  css  js  c++  java
  • Modelsim se仿真Xilinx IPcore

    Modelsim se仿真Xilinx IPcore

    方法:先写好do文件常规框架,根据modelsim报错再添加ise IP核库仿真文件。注:记得添加并仿真glbl.v全局控制仿真文件到sim/ise_lib下

    步骤:

    1. 查看modelsim提示的错误信息:Error:./../ise_prj/ipcore_dir/sync_fifo_8x256.v(493):Module’FIFO_GENERATOR_V9_3’is not defined
    2. 找到ise安装路径:在快捷键上右键-属性-打开文件位置

    *./14.7/ISE_DS/ISE/verilog/src  在这个路径下搜索FIFO_GENERATOR_V9_3文件,选中FIFO_GENERATOR_V9_3.v文件复制到sim仿真目录下建ise_lib文件夹下。

    3.    每个Xilinx仿真都加到ise_lib下,并且在do文件内也要编译vsim -voptargs=+acc work.tb_ex_ise_fifo work.glbl

    仿真Xilinx FIFO do文件示例:

    quit -sim

    .main clear

    vlib work

    vlog ./tb_ex_ise_fifo.v

    vlog ./../design/ex_ise_fifo.v

    vlog ./../ise_prj/ipcore_dir/*.v

    vlog ./ise_lib/*.v

    vsim -voptargs=+acc work.tb_ex_ise_fifo work.glbl

    add wave tb_ex_ise_fifo/ex_ise_fifo_inst/*

    run 10us

    仿真Altera IPcore 文件示例:

    quit -sim

    .main clear

    vlib work

    vlog ./tb_ex_dds.v

    vlog ./altera_lib/altera_mf.v

    vlog ./altera_lib/220model.v

    vlog ./../design/*.v

    vlog ./../quartus_prj/ipcore_dir/sp_ram_256x8.v

    vlog ./../quartus_prj/ipcore_dir/mult_8x8_l0.v

    vsim -voptargs=+acc work.tb_ex_dds

    add wave tb_ex_dds/ex_dds_inst/*

    run 10us

  • 相关阅读:
    大数据学习之路(持续更新中...)
    数据挖掘之初级
    用户画像
    机器挖掘之经典算法
    算法时间复杂度
    01-IOS-越狱指南
    gradle 内容学习参考
    python 获取文件路径相关
    第一行代码阅读笔记
    使用同步锁防止多进程的并发操作
  • 原文地址:https://www.cnblogs.com/chengqi521/p/6112804.html
Copyright © 2011-2022 走看看