zoukankan      html  css  js  c++  java
  • 图解PCIE原理(从软件角度)

    1  PCIE基本概念

    1.1   PCIE拓扑架构图

    1.2 PCIE Switch内部结构图

    1.3  PCIE协议结构图



    2 PCIE枚举原理

    2.1 Type0&Type1配置头空间

    2.2 拓扑示例

    连接Device0的端口设为Port0,连接Device1的端口设为Port1 (Port可以看作PCI Bridge)

    2.3 枚举过程

    Port0、Port1的相关Bus Register变化过程如下图

    2.4 资源分配

    2.4.1 非桥设备资源分配

    以Device0的资源分配为例:需要64KB IO Memory  以及 256 Byte IOPort 

    (IOPort Base = 0x10000000,  IOMem Base = 0x20000000)

    2.4.2 桥设备资源分配

    Port0为支持Devic0  IO & Memory Routing相关的Register设定 

    3  PCIE事务交互

    3.1 配置空间读写

    Read Conf Space:  Device0 offset 4 

    3.2 内存空间读写

    MMIO Read:  addr = 0x20000004

    3.3 中断发起、取消

    转载:http://blog.csdn.net/hulidong971/article/details/41412199

  • 相关阅读:
    第十周作业--阅读(五一)
    第九周作业
    第八周作业
    第七周作业
    第六周作业
    模板
    第五周作业
    第四周作业
    第三周作业
    文件
  • 原文地址:https://www.cnblogs.com/chengqi521/p/7998717.html
Copyright © 2011-2022 走看看