将WM8731配置成从模式（主时钟为18.432MHz，采样率为48KHz），数字音频接口的时序由FPGA产生。
AUD_XCK是WM8731的系统时钟为18432000Hz,18432000=384*48000(为采样频率fs).即系统时钟是384倍的过采样率。
AUD_BCLK数字音频位时钟，AUD_BCLK=48000×16（量化位数bits）×2（双声道）= 1536000。另外AUD_BCLK=18432000/12 = 1536000.
正弦信号的数字化公式
其中N为量化位数，f为信号模拟频率，fs为采样频率，n的取值为采样点数，范围为（0～fs/f-1）;若要将数字信号表示成补码形式则：有y(n)将小于0的部分加2^N.
参考文献：
张志刚 FPGA与SOPC设计教程——DE2实践：144—152. 西安：西安电子科技大学出版社. 2007