感谢您对一博科技的关注和支持，我们诚邀所有关注电路信号完整性，高速PCB设计仿真技术的管理人员、工程师和研究人员现场免费参与我们一年一度的技术盛会。在这一天的研讨会中，将向诸位分享一博在高速PCB设计、仿真、PCB生产制造方面最新的技术和成果，详情请参考会议日程和相关主题演讲介绍。
日程安排：
|
2016-03-24 |
高性能“互连”技术研讨会 |
|
13:30-13:45 |
登记 |
|
13:45-14:00 |
高性能“互连”技术开场介绍 |
|
14:00-14:45 |
串扰入门与进阶–串扰设计要点解析 |
|
14:45-15:30 |
PCB设计常见的十大误区 （中）– 时序详解 |
|
15:30-16:00 |
茶歇 |
|
16:00-16:45 |
DDR34 设计与仿真关键要点 |
|
16:45-17:30 |
BGA封装设计技巧与加工工艺 |
|
17:30-17:45 |
总结，问题答疑，抽奖环节 |
演讲主题：
串扰入门与进阶 – 串扰设计要点解析
DDR34 设计与仿真关键要点
PCB设计常见的十大误区 （中）– 时序详解
BGA封装设计技巧与加工工艺
时间/地点：
时间: 2016年03月24日 P.M. 13:30-17:45
地址: 维也纳国际酒店长沙汽车西站店 4楼会议室
长沙岳麓区枫林三路8号(近汽车西站)
部分主题摘要:
l 串扰入门与进阶 – 串扰设计要点解析
串扰与反射时信号完整性的底层建筑，他们虽然十分基础，但是到最后归根溯源信号完整性也还是在解决这些问题。这篇文章从串扰的基本理论讲起，带大家认识串扰，解决串扰，利用串扰。
l DDR34 设计与仿真关键要点
影响DDR3/4信号的因素有哪些呢？本话题主要以仿真的手段来分析如拓扑结构、端接、线长、阻抗及串扰等对DDR3/4的影响，从而来指导DDR3/4信号的合理设计。
l PCB设计常见的十大误区 （中）– 时序详解
等长设计是大家日常工作中最关注的问题之一，也是最困惑的问题。等长背后其实是等时，就和时序相关，时序就一直是工程应用中最复杂的部分。本话题秉承高速先生一贯的风格，深入浅出的讲明了时序设计的原理，让大家快速掌握时序与等长问题。
l BGA封装设计技巧与加工工艺
“线路板一枝花，全靠设计来当家”，BGA做为“万能的芯片”，时代的宠儿，被电子行业所广泛应用。那么BGA的线路板我们要怎么设计呢？本文从最基本的 BGA封装创建，BGA布线、布局,BGA板的制造、焊接等几个方面，全面阐述BGA板的设计及注意事项，让大家明白设计板子容易，设计一块好板，难。且设计且珍惜……
部分讲师简介:
吴均 R&D技术研究部 研发总监
现任职于深圳市一博科技有限公司，16年高速PCB设计与仿真经验；
IPC中国设计师理事会副主席；
曾在北京、上海、深圳、美国等地主讲多场技术研讨会；
《Cadence印刷电路板设计-Allegro PCB Editor设计指南》一书的第一作者。
陈德恒 SI工程师 现任职于深圳市一博科技有限公司，从事信号完整性仿真工作。主要负责信号完整性理论研究以及新技术的跟进，主导了多块测试板的设计、测试与结论分析。多次参与对内对外培训与研讨会，主讲风格幽默风趣，对信号完整性有自己的见解。
会务咨询：
联系人：李麟 电话:0731-84138048 17775859777
邮箱: cs@pcbdoc.com
在线报名：http://www.edadoc.com/cn/yth/yth_bm.aspx