接着上面的问题，在这个系列的开篇就说到了拓扑和端接谁也离不开谁，少了谁也玩不活，采用什么拓扑没有对应的端接来消除信号的反射那可不行，所以这篇就来跟大家讨论下端接方式及其种类。
我们都知道在传输线中，当阻抗出现不匹配时，会发生发射，而减小和消除反射的方法是根据传输线的特性阻抗在其发送端或接收端进行阻抗匹配，从而使源反射系数或负载反射系数为零。通常传输线的端接采用以下两种策略：
1、使负载阻抗与传输线阻抗匹配，即终端端接；
2、使源阻抗与传输线阻抗匹配，即源端端接。
根据以上策略大致将端接进行如下的分类。
源端串联端接
即 在靠近芯片的发送端串联电阻，使得该串联电阻与芯片的内阻之和尽量与传输线阻抗一致。该端接简单功耗小，不会给驱动器带来额外的直流负载，只需要一个电阻 就可以抑制驱动端到负载端的二次反射，常用于点对点的拓扑上；但同时它会增加RC时间常数，减缓负载端信号上升时间，因此不适合用于高频信号通路。该端接 示意图如下所示。
终端并联端接
即在末端并联一个与传输线特性阻抗一致的电阻到GND或者电源上。
该 端接的优点是在信号能量反射回源端之前在负载端消除反射，可以减小噪声、电磁干扰（EMI）及射频干扰（RFI）。同时也是有缺点的，首先末端端接电阻会 增加直流功耗，所以功耗较大，不适用于使用电池供电的产品，此外在逻辑高状态下，对器件的驱动能力要求较高，比如，对于逻辑电平为5V的信号，驱动电流大 约为5V/50ohm=100 mA，很少有器件能达到这个要求，以下是该端接的示意图。
戴维南端接（Thevenin）
有
些翻译成戴维宁端接，也叫分压器型端接，它采用上拉电阻R1和下拉电阻R2构成端接电阻，通过R1和R2吸收反射,此端接通常是为了获得最快的电路性能和
驱动分布负载而采用的。优点是可以降低对源端器件驱动能力的要求；缺点就是在逻辑高和逻辑低状态下，都有直流功耗，所以该端接方式功耗较大，同时所用器件
较多，容易造成PCB布线紧张。以下是该端接的示意图。
终端AC端接
有些地方也叫RC端接，其实就是在并联端接的基础上增加了一个电容，电容一般采用0.1uF多层陶瓷电容，由于电容通低频阻高频的作用，因此电阻不是驱动源的直流负载，故这种端接方式无任何直流功耗，交流功耗也非常小，该端接主要用于时钟电路。以下是该端接的示意图。
终端肖特基并联端接
又叫二极管并联端接，通常应用在器件内部。现在很多器件自带有输入保护二极管，该端接能有效减小信号过冲和下冲，但并不能消除反射;同时二极管的开关速度会限制响应时间，所以较高速系统不合适。以下是该端接的示意图。
不管什么端接，都是需要搭配在一定的拓扑上一起使用的，所以后续将介绍一些常见拓扑及端接的应用。