采样频率发生器功能框图如下所示：
注：
1）VC5502的采样频率发生器的输入时钟CLKSRG的极性永远是正值（上升沿）,无论CLKRP或CLKXP的设置是怎样。
2）VC5502的MCBSP的输入时钟为DSP的slow peripherals clock。
3）不是所有的C55X芯片都支持CLKS管脚，要查看相应芯片的DATASHEET。
4）VC5502不支持由GSYNC位提供的时钟同步功能。
采样频率发生器的输入时钟可以由CLKX，CLKR或者CLKS管脚提供。但不是所有的C55X芯片都有CLKS管脚。输入时钟源由PCR的SCLKME位和SRGR2的CLKSM位决定。
另外，5502的MCBSP的最高频率是slow peripherals clock频率的1/2。
当使用Sample Rate Generator作为时钟源的时候，请确保Sample Rate Generator处于启用的状态。（GRST=1）
DLB和CLKSTP对时钟模式的影响
使用SCLKME和CLKSM位来选择Sample Rate Generator的输入时钟
