verilog语法
1、学习目标
verilog语法是数字电路的基础。好像大部分的数字电路工程师都需要在面试时回答相关问题，一些甚至需要对该块的知识进行机考。所以，这部分的知识需要明确的概念和结合数字电路的不断明确。这是一个比较重要的内容，必须对常见的语法具有相当详细的掌握。
2、学习要求
掌握所有常见的可综合的语法，了解大部分会用到的不可综合的语法，完成各种语法概念的理解。最终的目标，能够写出合乎语法要求的标准代码。（参考别人写的IP核代码）
3、学习计划
基本保证适当的节奏完成veilog语法的编写熟悉，每周4到5次即可。设计不必过于复杂，能够帮助理解就好。测试平台的话使用modelsim即可，有时可能需要后仿真的话就会使用quartus协助。