1.晶振输出串电阻就来自于最小化设计,对于数字电路里最重要的时钟源部分,应该特别注意保证信号完整性,最小化设计中晶振外围电路除了电阻还要有一些其他器件。
串电阻是为了减小反射波,避免反射波叠加引起过冲。有时,不同批次的板子特性不一样,留个电阻位置便于调整板子状态到最佳。如无必要串电阻,就用0欧电阻连接。反射波在大部分电路里有害,但PCI却恰恰利用了反射波形成有效信号。
2.
一、
减少谐波,有源晶体输出的是方波,这将引起谐波干扰,尤其是阻抗严重不匹配的情况下,加上电阻后,该电阻将与输入电容构成RC积分平滑电路,将方波转换为
近似正弦波,虽然信号的完整性受到一定影响,但由于该信号还要经过后级放大、整形后才作为时钟信号,因此,性能并不受影响,该电阻的大小需要根据输入端的
阻抗、输入等效电容,有源晶体的输出阻抗等因素选择。
二、阻抗匹配,减小回波干扰及导致的信号过冲。我们知道,只要阻抗不匹配,都会产生
信号反射,即回波,有源晶体的输出阻抗通常都很低,一般在几百欧以下,而信号源的输入端在芯片内部结构上通常是运放的输入端,由芯片的内部电路与外部的无
源石英晶体构成谐振电路(使用有源晶体后就不需要这个晶体了),这个运放的输出阻抗都在兆欧以上。