1.乒乓buffer
提高运算速度的一种方法，用面积来换取速度的一种设计思想；比如比较大的组合逻辑单元，可以将该单元复制一份，然后接在乒乓buffer的后端，这样每个组合逻辑单元就有两个时钟周期的处理数据时间，如果是使用三个复制的逻辑单元，则每个组合逻辑单元就会有三个的时钟周期处理该数据；由此可以满足时序的要求；其实说白了也是一种变相的流水线技术！
2.小数分频
关于分频电路的设计，偶数分频略，奇数分频如果是50%占空比，则有两种实现方案；方案一是利用ref_clk的下降沿，方案二是利用ref_clk二分频然后进行异或逻辑得出时钟反相的ref_clk_n信号；然后利用该时钟的上升沿就可以了，但是基本的思路相同；如果是任意小数的分频设计，则原理是不可能做到没有抖动，平均的分频周期可以满足要求；但是每个cycle则是不可能做到精确的分频倍数。