狂汗呐。。。。柱子一眼看出破绽：你这PLL输出4倍频80M，软核设置100M？？能不乱码吗？？~~~~~~~~~~ 速度修改PLL输出为100M，嘿！还真好了！！！！！
我一直认为这个软核设置中的100M是它的最高时钟，咩想那么多，只要PLL输出不超过100M即可，所以分析问题时根本没有想到这一点。
诶，凡事不要凭空猜想，一旦猜想你会为此付出惨痛的代价。最可怕的事就是你意识不到你的猜想是猜想，在没有被别人提醒纠正以前还振振有词的认为是对的。作为一名合格的逻辑工程师，要培养缜密的思维，项目的每一个流程都有合理的逻辑解释，千千万万不要随便猜想任何一个细节末枝！！！！！！！！