每天进步一点点------SOPC PIO (一)

最近想使用Nios II里的并口PIO口进行双向操作，即需要输出的时候设置为输出方向，需要输入的时候设置为输入方向。在这期间，因为没认真仔细阅读参考文档，走了一点点的弯路。下面就简单的介绍下并行输入/输出PIO。

PIO核概述

　　具有Avalon接口的并行输入/输出(parallel input/output - PIO)核，在Avalon存储器映射（Avalon Memory-Mapped Avalon-MM）从端口和通用I/O端口之间提供了一个存储器映射接口。I/O端口既可以连接片上用户逻辑，也可以连接到FPGA与外设连接的I/O引脚。

 　　PIO核提供容易的I/O访问用户逻辑或外部设备，在这种情况下“位控制”的方法是有效的。下面列举了几种应用的例子：

①控制LED、②获取开关数据、③控制显示设备、④片外设备的配置与通信，例如特定应用的标准产品（ASSP）。

功能描述

　　每个PIO核可以提供最多32个I/O端口。像微处理器这样的智能主机通过读/写寄存器映射的Avalon-MM接口控制PIO端口。在主机控制下，PIO核捕获输入端口的数据，并驱动数据到输出端口。当PIO端口直接与I/O引脚相连时，主机通过写PIO核中的控制寄存器对I/O引脚进行三态控制。图9-1是一个基于处理器系统使用多个PIO核的例子，其中，一个用于控制LED；一个用于捕获来自片上复位请求控制逻辑的边缘；另一个控制片外LCD显示。

在集成到SOPC Builder创建的系统时，PIO核有2种用户可见功能部件。

　　①一个存储器映射的寄存器空间有4个寄存器：data、direction、interruptmask和edgecapture。

　　②1~32个I/O端口。

　　I/O端口既可与FPGA内部逻辑相连接，也可驱动连接到片外设备的I/O引脚。寄存器通过Avalon-MM接口提供到I/O端口的接口。表9-2是这些寄存器的描述。在某些硬件配置中，某些不需要的寄存器不存在，读一个不存在的寄存器返回一个未定义值，而写一个不存在的寄存器无影响。

                                                                 

图  使用多个PIO核的系统实例

数据输入/输出

　　PIO核的I/O端口既可以连接片上逻辑也可以连接片外逻辑，PIO核可以配置为输入、输出或双向。若用来控制双向I/O引脚，则PIO核提供具有三态控制的双向模式。

　　读和写数据寄存器的硬件逻辑是独立的。读数据寄存器返回当前输入端口的值；写数据寄存器影响驱动输出端口的值。由于这些端口是独立的，因此读数据寄存器并不返回上次写入的数据。

边沿捕获

　　PIO核可配置为对输入端口进行边沿捕获（Edge Capture），它可以捕获低到高的跳变、高到低的跳变或者2种跳变均捕获。只要在输入端检测到边沿，该条件就会在edgecapture寄存器中指示。边沿的检测类型在系统创建时指明，且不能通过寄存器进行更改。

IRQ的产生

　　PIO核可以配置为在不同的输入条件下产生IRQ。IRQ产生的条件可以是下面两种：

　　① Level-sensitive（电平检测） — PIO核硬件能检测一个高电平，可在核的外部插入一个“非”门来检测低电平。

　　② Edge-sensitive（边沿检测） — PIO核的边沿捕获配置决定何种边沿类型能触发IRQ。

　　每个输入端口的中断可以分别屏蔽，中断屏蔽决定哪一个输入端口能产生中断。

在SOPC Builder中实例化PIO核

　　设计者在SOPC Builder中使用MegaWizard向导来配置硬件特性设置。下面描述可用的选项。

　　MegaWizard向导有基本设置（Basic Settings）和输入选项（Input Options）两个标签。

Basic Settings（基本设置）

                    

　　Basic Settings（基本设置）标签页允许设计者指定PIO端口的宽度和方向。

　　① Width（宽度）设置可以是1~32之间的任何整数值。如果设定值为n，则I/O端口宽为n位。

　　② Direction（方向）设置有4个选项，如下表所示。

　　　　　　　　　　　　　　　　表 方向设置

设  置	描  述
Bidirectional (tristate) ports 双向（三态）端口	在这种模式下，每个PIO位共享一个设备引脚用于驱动或捕获数据。每个引脚的方向可以分别选择。如果设置FPGA I/O引脚的方向为输入，引脚的状态为高阻三态。
Input ports only 输入端口	在这种模式下，PIO端口只能捕获输入。
Both input and output ports 输入/输出端口	在这种模式下，输入和输出端口总线是分开的，n位宽的单向总线。
Output ports only 输出端口	在这种模式下，PIO端口只能捕获输出。

 

注意：第一种和第三种的区别，我们通过上图来说明。（感谢缺氧同学的提醒）

　　为了将输入和输出都使用同一个引脚，我错误的先使用了第三种方式。编译完Nios II软核之后，在Quartus II中图中显示的是下图。

          （这只是顶层文件图中的一小部分）、

　　从图中可以看出，正如上表里介绍的那样，在这种模式下，输入和输出端口总线是分开的。需要单独的引脚配置。

　　而如果采用第一种，将PIO口设置为双向（三态），在这种模式下，每个PIO位共享一个设备引脚用于驱动或捕获数据。在Nios II 中选择好双向（三态）编译完之后，在Quartus II中图中显示的是下图。

　　   

 　　从图中可以看出，输入输出可以共享于同一个引脚，具有双向性质的PIO口，还有一个小特征，画圆处的颜色是蓝色，而一般是紫色。在软件中，可以通过控制方向寄存器来选择PIO并口的控制方向。

Input Options（输入选项）

　          　 

　　Input Options（输入选项）页允许设计者指定边沿捕获和IRQ产生设置。如果在基本设置页中选择了Output ports only（输出端口），Input Options（输入选项）页是不可用的。

边沿捕获寄存器

Synchronously Capture（同步捕获）

　　当Synchronously capture（同步捕获）打开时，PIO核包含边沿捕获寄存器， edgecapture。用户必须进一步指定边沿探测的类型：

　　①  Rising Edge（上升沿）

　　②  Falling Edge（下降沿）

　　③  Either Edge（上升下降沿）

　　在输入端口，当一个指定类型的边沿出现时，边沿捕获寄存器允许核探测并且（可选）产生一个中断。

　　当Synchronously capture（同步捕获）关闭时，edgecapture寄存器不存在。

Enable Bit Clearing for Edge Capture Register（边沿捕获寄存器的使能位清除）

　　打开Enable bit-clearing for edge capture register（边沿捕获寄存器的使能位清除），允许你单独清除一个或多个边沿捕获寄存器中的位。为了清除给定的位，写1到边沿捕获寄存器的位。例如，为了清除边沿捕获寄存器的位6，可以写01000000到寄存器。

中断

　　当Generate IRQ（产生IRQ）被打开，且一个指定的事件在输入端口发生时，PIO核可以断言一个IRQ输出，用户必须进一步指定IRQ事件的原因：

　　①  Level（电平）— 当一个指定的输入为高，并且在 interruptmask（中断掩码）寄存器中该输入的中断是使能的，核产生一个IRQ。

　　②  Edge（边沿）— 当在边沿捕获寄存器中一个指定的位为高，并且在interruptmask（中断掩码）寄存器中该位的中断是使能的，核产生一个IRQ。

　　当Generate IRQ（产生IRQ）关闭时，interruptmask寄存器不存在。

今天的学习就到这里了。