led_100M
硬件开发
新建原理图
参照实验二（led）
QSys调用模块
参照实验二（led）
原理图添加IP模块
参照实验二（led），在调用PLL的时候需要修改系统和SDRAM的时钟频率为100M，其他部分与实验二（led）相同。
大西瓜FPGA-->https://daxiguafpga.taobao.com
博客资料、代码、图片、文字等属大西瓜FPGA所有，切勿用于商业！ 若引用资料、代码、图片、文字等等请注明出处，谢谢！
每日推送不同科技解读，原创深耕解读当下科技，敬请关注微信公众号“科乎”。
