nios II--实验4——按键中断硬件部分

按键中断

硬件开发

新建原理图

1、打开Quartus II 11.0，新建一个工程，File -> New Project Wizard…，忽略Introduction，之间单击 Next> 进入下一步。分别设置工程工作目录、工程名称。这里需要注意的是工程工作目录中请使用英文，不要含有空格等，否则在后面使用Nios II IDE的时候会出现问题。设置好后如图1所示。然后进行下一步。这里工程命名为lab3_bnt

2、添加已经存在的文件，这里没有需要添加的文件，直接单击 Next> 进入下一步。进行器件设置。使用的 是Cyclone IV家族的 EP4CE6E22C8芯片，选择好后直接进入下一步。进行EDA工具设置，由于工程中不进行仿真等，故不进行设置，如果需要进行ModelSim仿真，则在Simulation行中，选择Tool Name 为ModelSim-Altera（这里根据所安装的ModelSim版本进行选择），Format(s)选择为Verilog HDL（这里也是根据所掌握的硬件描述语言进行选择）。点击 Next> ，进入了Summary（摘要）页面，然后单击 Finish 完成即可。

3、新建 Block Diagram/Schematic File （方块图/原理图文件）。单击 File -> New..，选择Design Files中的Block Diagram/Schematic File，单击OK即可。

QSys调用模块

参照实验二（led），在该实验的基础上添加一个PIO，用于连接外部的按键。设置为输入，边沿中断，上升沿触发。

设置端口，并重命名端口名，同时，设置中断号。

添加完成后，进行生成。

原理图添加IP模块

3. 添加niosII核

   双击Block1.bdf的空白处，打开Symbol对话框。选择project

   

4. 添加PLL

   单击右下角的MegaWizard Plug-In Manager…，进入宏模块调用界面。

   

   选择Creat a new custom megafunction variation，单击 Next> 进入下一步，在What name do you want for the output file下面的地址后面添加输出文件的名称PLL。然后在右侧搜索框中搜索ALTPLL，选中即可，这一步主要为系统添加时钟模块，然后单击 Next>进入下一步。

   

   弹出ALTPLL设置对话框，这里在 General栏目的What is the frequency of the inclk0 input?地方，将时钟更改为50MHz。

   

   接着按照以下流程进行设置：

   

   

   

   接着一直默认设置，一直next到一下窗口，点击Finish。

   

   这时会弹出一个Quartus II IP Files对话框，单击Yes完成即可，不需要进行任何操作。然后单击Symbol对话框中的OK即可，然后将模块放在Block1.bdf中即可。

5. 连接、添加引脚

   双击打开Symbol对话框，在Name中and2，添加与门。

   

   点击选择要添加引脚的模块，右击，选择generate pins for symbol ports。

   

    

   对引脚进行重命名，如下所示：

   

6. 单击 Project -> Add/Remove Files in Project…，单击File name后面的浏览按钮，选择.qsys文件，单击Add将其添加进来，然后单击OK。
7. 配置引脚

   首先，进行编译，然后采用脚本文件进行配置，toolsàtcl scripts；

   

   

   

8.  
9.  
10.  
11.  
12.  
13. 设置工程参数

    设置AS配置器件EPCS4

    

    

    

    设置双用引脚；

    

14. 综合，由于时间较长，请耐心等待。

    

大西瓜FPGA-->https://daxiguafpga.taobao.com

博客资料、代码、图片、文字等属大西瓜FPGA所有，切勿用于商业！ 若引用资料、代码、图片、文字等等请注明出处，谢谢！

每日推送不同科技解读，原创深耕解读当下科技，敬请关注微信公众号“科乎”。