对于D触发器，有3个重要相关参数，即setup time 、hold time 和最坏情况下的传输延时tc-q。
setup time 即在时钟翻转之前数据输入（D）必须有效的时间。
hold time 即在时钟边沿之后数据输入必须仍然有效的时间。
假设建立时间和维持时间都满足，那么输入端D处的数据则在最坏情况下的传播延时tc-q(相对于时钟边沿）之后被复制到输出端Q。
在同步时序电路中，对时钟激励做出响应的开关事件是同时发生的。运行的结果必须等到下一个时钟翻转才能进入下一级。时序电路工作的时钟周期T必须能容纳电路中任何以及的最长延时。
假设一个逻辑最坏情形的延时等于tplogic,而他的最小延时——也称为污染延时（contamination delay）——为tcd
寄存器的最小传播延时（或污染延时）为tcdregister
时序电路正确工作所要求的最小时钟周期T为：T>tc-q+tplogic+tsu
时序的另一个约束时对寄存器维持时间的要求：tcdregister+tcdlogic>thold
这一约束保证了时序元件的输入数据在时钟边沿之后能够维持足够长的时间，而不会因新进入的数据流而过早改变。
还有时钟的偏差和时钟的抖动。
时钟是需要驱动的，驱动的延时是不完全相同的，连线长短对应的时钟延时是不一样的。每个时钟到达的时间不是一定的
组合电路输出是当前输入的函数，时序电路输出是当前输入和之前输入的函数