zoukankan      html  css  js  c++  java
  • 高频总线上的串阻问题

    在快速电路中,project师经常建议在快速总线上加33Ω串联电阻,理由有三:

    • 用于阻抗匹配
    • 能够降低电压波动与振铃效应,减小信号边沿陡峭程度,降低高频噪声及过冲
    • 也方便调试

    我在调试DSP6713訪问SDRAM总线时,使用时钟频率50MHz。

    第一个PCB版本号使用0Ω串联电阻,測试SDRAM没有问题,但第二版PCB使用0Ω发现EMIF的时钟波形出现异常,读取SDRAM数据也出错。出错波形例如以下:

    时钟波形呈现如上图所看到的的结果是:原本一个时钟上升沿,因为电压的波动,时钟存在多个上升沿(如上图),因此会造成原本一次採样的地方变成多次採样,时序就错了。

    加上33Ω的串联电阻后,时钟波形变得平滑,例如以下图。

    由此可见,加与不加串阻对信号还是有影响的!推荐在快速时钟总线上都加上串阻。

    串联电阻能平滑信号的原理是RC高频滤波电路

    由于假设一个信号的边沿很陡峭,含有大量的高频成分,将会辐射干扰,另外,也easy产生过冲。而串联的电阻,跟信号线的分布电容以及负载的输入电容等形成一个RC电路,这样就会减少信号边沿的陡峭程度。

    我们知道RC电路的截止频率为f = 1/(2π*(RC)^(1/2)),所以R和C的值都不能太大,依据经验,通常选择33Ω或22Ω为最佳。

  • 相关阅读:
    Mstsc 微软远程桌面控制工具
    session
    防止重复提交表单
    nginx日志格式及自定义日志配置
    代码审核:安全性测试方案
    代码审计:安全性测试方案
    Word转换为Html (用处:生成一些注册协议之类的)
    技术人员的发展之路 (转载)
    phpcms 杂记
    ThinkPHP 日志
  • 原文地址:https://www.cnblogs.com/mengfanrong/p/4202722.html
Copyright © 2011-2022 走看看