三态门实现“一读多写”总线结构

//三态门完成总线选择功能
module tri_state_gate(input request0,request1,request2,request3,input[7:0] unit0_out,unit1_out,unit2_out,unit3_out,
 output[7:0]unit0_in,unit1_in,unit2_in,unit3_in);
 reg[7:0]bus;
 reg[3:0] en;
always@(request0,request1,request2,request3)
begin 
    casex({request0,request1,request2,request3})
    4'b0001:en=4'b0001;    //注意，这里区别于MUX结构对于三态门而言，每个门电路都有自己的使能端
    4'b001x:en=4'b0010;
    4'b01xx:en=4'b0100;
    4'b1xxx:en=4'b1000;
    default:
    en=4'b0000;
    endcase
end
//写总线
always@(en,unit0_out,unit1_out,unit2_out,unit3_out)
begin 
    case(en)
         4'b0001:bus=unit0_out;
         4'b0010:bus=unit1_out;
         4'b0100:bus=unit2_out;
         4'b1000:bus=unit3_out;
        default:
        bus=8'hzz;  //总线空闲的时候，处于断开的状态，属于高阻态，这个特性很重要！
    endcase
end        
assign unit0_in=bus;
assign unit1_in=bus;
assign unit2_in=bus;
assign unit3_in=bus;
endmodule