有幸目睹ZedBoard的芳容,五官的分布比较霸气,尤其是端接电阻的定位异常拉风。参考<Zedboard_HW_UG>看看板子的资源
PART1---Hardware资源
-
SOC核心:XC7Z020-CLG484-1 (来自xilinx的工程样片--
)
-
PS(处理器系统):
-
Cortex-A9: 高性能的MCU硬核,Zedboard的MCU运行速度最高667MHz
-
丰富外设:UART,I2C,EMC,DDR Controlle,USB(需要PHY),MAC(需要外部PHY)等
-
作为系统的核心,不仅仅自己可以独立工作,也用来编程PL。
-
-
PL(可编程逻辑):
-
Xilinx 7系列FPGA,28nm工艺
-
独立的作为FPGA使用,丰富的寄存器,DSP,内部RAM,ADC模块等资源
-
与PS除了EMIO通信外,还可以通过AXI接口进行通信
-
- MIO&EMIO:
- 灵活的IO模块
- MIO作为PS与片外外设共同的引脚(导向芯片外部的实际物理引脚)
- EMIO作为PS与PL进行沟通的引脚(导向PL部分的内部互连)
- PS的大多数外设支持EMIO扩展,(除了USB,Static RAM接口外)
-
-
DDR存储: Micron MT41J128M16HA-15E
-
容量: 位宽32bit,由两片16bit位宽的DDR3存储并接;容量512M Byte
-
工作条件: 端接电阻进行阻抗匹配;接口电压:1.5V;参考刷新电压:1.5V/2
-
工作频率:533MHz;最大接口吞吐:1066Mbs
-
-
USB to Jtag: 板上内置的下载接口
-
(*) CLOCK Source
-
Reset信号
-
PS_POR_B,复位整个芯片
-
PROG,等同普通的FPGA的重新编程引脚,用来引导PS去重新配置PL
-
PS_RST,用来复位片内的所有逻辑模块;PS内部的模块和PL的模块;保留Debug环境,例如断点
-
PART2---Software资源:
-
ISE14.X: 传统而最经典的Xilinx FPGA集成开发环境,内部调用XST, planhead,iMpact, Chipscope等程序组件。完成Xilinx FPGA的硬件配置的所有流程 。
-
XPS: Xilinx SOPC概念的执行者,不仅可以为普通FPGA构建基于软核(如基于Microblaze)的SOPC平台,还可以为zyqn构建硬件配置平台。
-
SDK:基于Eclipse界面的软件开发环境,用来开发调试基于软核或者Cortex-A9的软件运行模块
-
Planhead: Xilinx的硬件集成平台,不仅可以独立开发硬件配置文件,也可以被ISE调用,进行相应的工作。替代品为大热的Vivado
开发环境的个人理解:(三种不同需求的开发流程)
唠叨完了,心中的激情之火暂时低了些,开始研读UG585(zyqn的硬件指导)和UG821(zyqn的软件指导),为下一次吐槽攒点能量
附上官网提供的UCF文件--zedboard_master_UCF_RevC_v1.zip
感谢老部长BW的支持