FPGA源同步系统

系统说明：

系统同步
    基于同一时钟源进行系统同步，但器件间传输延时无法确定，不适用于高速数据传输

源同步
   使用对端的时钟信号作为采样信号，时钟信号和数据信号保持确定的相位关系
   应用:SPI-4.2XGMIIDDR SDRAM
   主要存在问题：时钟偏斜
   方法：SPA(Static Phase Alignment)
              DPA(Dynamic Phase Alignment)

系统同步输入输出约束计算公式：

最大输出延时 = 外部器件的Tsu + 外部PCB最大延迟 + 最大时钟网络延时
最小输出延时 = 外部器件的Th - 外部最小PCB走线延时 + 最大时钟网络延时
最大输入延时 = 外部器件最大Tco + 外部PCB最大走线延时 + 最大时钟网络延时
最小输入延时 = 外部器件最小Tco + 外部PCB最小走线延时 + 最小时钟网络延时

源同步输入输出约束计算公式

中心对齐

源同步输出约束