如何在sequence（或virtual sequence中监测DUT中的信号--一共有哪些方法可以实现?
要回答这个问题，需要有真实的项目经验，可以作为面试题，面试junior工程师，可以查看他的技术功底。
第一种方法：通过uvm提供的内置函数uvm_hdl_read，进行后门访问（静态），同时搭配do while一起实现.
比如在sequence中可以参考如下code实现该功能：
logic dma_req_r;
do begin
uvm_hdl_read("hw_top.DUT.dma_req",dma_req_r);
#200ns;
end while(dma_req_r !=1)
第一种方法：
第二种方法：
第三种方法：
第四种方法：