在dc家族系列中，DC_V,DC_E为基本的DC(Design Compiler)工具，具有dc所具备的基本fearture，DC在synopys工具系列中位置，举足轻重，也是业界使用最广泛的综合工具，相比candence的RC（RTL compiler）有更大的客户群。进入到亚微米工艺下，DCT/DCG已逐渐成为优化时序的一种选择。在说明这个问题之前，就我所接触到的DC相关的license问题，简述一下synopsys的生财之道。
可以说DC是synopsys最挣钱的EDA工具，除了基本的fearture需要license以外，一些高级的fearture，都需要额外收费。比如
1、compile_ultra
2、set_host_number
3、design_ware库（又细分为很多种比如低功耗，多比特寄存器，以及一些IP）。
4、DCT
5、DCG
等等，这些都需要license,而且价格不菲。大家可以在synopsys官网上看到这些。那么言归正传，DC/DCT/DCG有什么区别和联系呢?
1、首先简单的讲，DCG包含DCT所有fearture，DCT包含DC所有fearture，当然有一些DC的fearture在DCT和DCG中已不再适用，比如wire_load_model的设置。
2、从库的角度来看，DCT/DCG相比DC多了physical library的设置。DCG相比DCT又多了对layer,congestion相关的设置。
3、DCT的出现主要是解决DC的时序模型中，wire_load_model误差过大的问题，使得DCT在综合的时候可以更加精确考虑path中线延时，并结合更加准确的path的时序情况进行优化。而DCG主要是在DCT的基础上解决拥塞问题，更好的布局布线。
wire_load_model 可以参博客：https://blog.csdn.net/u010827375/article/details/91398103
在RTL代码综合阶段进行静态时序分析时，工艺库里面提供了标准单元的延时和功耗信息，但是互联线仍没有物理信息，这时就通过线负载模型来估算物理实现后的线负载大小，这种模型简单来说就是根据扇出预估连线长度，再根据连线长度来进行线上电阻、电容和面积等参数预估。
4、 DCT/DCG相比DC都需要输入物理约束。通常是通过ICC做floorplan之后的def文件中抽取物理约束信息。目前来看通过物理约束命令，编写物理约束已成为鸡肋，主要原因，这个阶段很难通过命令精确的表 述block的布局布线信息。
5、低功耗设计中upf/cpf文件的编写，是低功耗设计的基本功。DC/DCT/DCG都支持低功耗设计。
6、DC:dc_shell-t DCT: dc_shell-topo ，必须启动compile_ultra，DCG:区别在与启动DCT后，在compile_ultra 之后多了-spg选项。
总之DC/DCT/DCG既有区别又有联系。注意对比中熟悉其特征。