数字电子技术基础
一、
逻辑电路如图所示，写出逻辑式 并化简成最简与或表达式，画出逻辑电路图。
/
二、
试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C，输出为F)，要求在A有一票否决权的前提下遵照少数服从多数原则，即满足：1、A=0时，F一定等于0，2、A、B、C中有2个以上等于1，则输出F=1。
试：（1）写出表决电路的真值表；（2）写出表决电路的逻辑表达式；（3）画出用与非门设计的逻辑电路图。
三、
已知逻辑电路图及C 脉冲波形， 试：（1）写出各触发器的驱动方程；（2）列出逻辑状态表；（3）画出输出 ， 的波形（设， 的初始状态均为“0”）。
/
四、
由555 集成定时器组成的电路如图1 所示。 已知电容C＝10μF，电阻R=100KΩ，输入的波形如图2 所示。 试：（1）说明由555集成定时器和R、C组成的是何种触发器（单稳态、 双稳态、 无稳态）；（2）求输出脉冲的宽度的值；（3）画出电容电压和输出电压的波形。
第二组：
计算
一、
逻辑电路如图所示，试答： 1、写出逻辑式并转换为最简与或表达式，2、画出用“与”门及“或”门实现的逻辑图。
/
二、
试用与非门设计一个三人表决组合逻辑电路(输入为A、B、C，输出为F)，要求在A有一票决定权的前提下遵照少数服从多数原则，即满足：1、A=1时，F一定等于1，2、A、B、C中有两2个以上等于1，则输出F=1。
试：（1）写出表决电路的真值表；
（2）写出表决电路的逻辑表达式并化简；
（3）画出用与非门设计的逻辑电路图。
三 、
已知逻辑电路图及C 脉冲波形， 试：（1）写出各触发器的驱动方程；（2）列出逻辑状态表；（3）画出输出 ， 的波形（设， 的初始状态均为“0”）。
/
四、
由555集成定时器组成的电路如图1 所示。已知电容C＝100，输入和输出的波形如图2 所示。试 (1) 说明由555 集成定时器和R、C 组成的是何种触发器（单稳态、 双稳 态、 无稳态），(2) 对应输入和输出 的波形画出电容C 的电压波形图 ，（3）求电阻R 的值。
第三组：
计算
一、
试写出图示逻辑电路的逻辑表达式，并化为最简与或式。
二、
时序逻辑电路如图所示，已知初始状态Q1Q0＝00。
（1）试写出各触发器的驱动方程；
（2）列出状态转换顺序表；
（3）说明电路的功能；
三、
由集成定时器555组成的电路如图所示，已知：R1＝R2＝10 kΩ，C＝5μF。
（1）说明电路的功能；
（2）计算电路的周期和频率。
四、
用二进制计算器74LS161和8选1数据选择器连接的电路如图所示，
（1）试列出74LS161的状态表；
（2）指出是几进制计数器；
（3）写出输出Z的序列。
第四组：
计算
一、
1、证明图示电路中的两个逻辑电路具有相同的逻辑功能；2、写出改用与非门实现该逻辑电路的表达式。
二、
已知逻辑电路如图（a）所示，触发器初始状态为0，其输入信号见图（b），
（1）写出输出Q端的逻辑表达试；
（2）试写出输出Q端波形的特征。
三、
试用与非门设计一个组合逻辑电路，设有三个工作台A、B、C，要求：A工作，则C必须工作；B工作则C必须工作；C可单独工作。如不满足上述要求，则发出警报信号（A、B、C工作台工作及输出报警F均用1表示）。
（1）列出真值表
（2）写出输出报警F的逻辑表达式并化简为最简与或表达式；
（3）画出逻辑电路图。
四、
在图示时序逻辑电路中，已知各触发器初始状态皆为“0”。
（1）列出逻辑表；
（2）说明电路功能。
第五组：
计算
一、
某逻辑符号如图1所示，其输入波形如图2所示。试答：(1) 写出逻辑表达式；(2) 画出输出F的波形；(3) 列出其状态表。
/
二、
已知逻辑电路和输入A，B，C 的波形如图所示，试答：（1）写出逻辑式，（2）画出输出F 的波形。
/
三、
逻辑电路如图所示，试答：（1）写出逻辑式并化简；（2）用与门 、或门及非门实现原逻辑功能，写出其逻辑式，画出逻辑图。
/
四、
已知主从JK触发器的C 脉冲和J、K 的波形如图所示。 试答：（1）此触发器实现什么功能？（2）在C 脉冲到来时，此触发器是C 脉冲的上升沿翻转还是在下降沿翻转？（3）在画出其输出 Q 的波形（设Q的初始状态为“0”），（4）如果C 脉冲的频率为10KHz，则输出 Q 的波形频率为多少？