上拉电阻和下拉电阻在电路中有什么作用？

上拉电阻和下拉电阻在电路中有什么作用？

上拉: 
1TTL驱动CMOS时,如果TTL输出最低高电平低于CMOS最低高电平时,提高输出高电平值 
2 OC门必须加上拉,提高电平值 
3 加大输出的驱动能力(单片机较常用) 
4 CMOS芯片中(特别是门的芯片),为防静电干扰,不用的引脚也不悬空,一般上拉,降低阻抗,提供泄荷通路 
5 提高输出电平,提高芯片输入信号的噪声容限,增强抗干扰 
6 提高总线抗电磁能力,空脚易受电磁干扰 
7 长线传输中加上拉,是阻抗匹配抑制反射干扰 
原则: 
1 从节约功耗和芯片的电流、能力应是电阻尽量大,R大,I小啊 
2 从确保驱动能力,应当电阻足够小,R小,I大啊 
3 对高速电路,加上拉可能边沿平缓(上升时间延长) 
建议可以在1K---10K之间选(可根据实际情况) 

请问上拉电阻为何能上拉

在节点与正5V电源之间接个10k的上拉电阻，能把这个节点的点位拉上来。我实在不明白，要想把电位提上来，直接接电源不就行了？电源通过这个10k的电阻肯定会降压的，这样一来，岂不是把节点的点位降低了吗？

往往这个节点要求应用单片机或者其他控制器件来控制它为高或低电平（即这个节点与I/O口连接） 
如果单纯的想要使这点成为高电平，并且输出阻抗非常大的话，直接接电源也无妨，但是如果你单片机如果要使这个节点拉低，即单片机内部使节点接地，这样5V电源不是和地短路了么。 
另外，当要求这个节点为高电平的时候，你的这个节点和地之间的阻抗一般是非常大，比如100K的阻抗，而你上拉一个10K的电阻的话，这个点的电压为（5/100+10）*100=4.5V这样也可以上高电平啊。而当要求这个节点为低电平的时候只要把它和地连就可以了，电源和地之间有一个10K的负载：） 

电路中上拉电阻的工作原理如何

当输出高电平（若为3V）时，结了上拉电阻后，输出还是不变啊，只是电位差会在电阻上做功发热。输出低电平也是一样啊。。 
搞不明白、、、、

电源到元件间的叫上拉电阻,作用是平时使该脚为高电平 
地到元件间的叫下拉电阻,作用是平时使该脚为低电平 
上拉电阻和下拉电阻的范围由器件来定(我们一般用10K) 
+Vcc 
+------+=上拉电阻 
|+-----+ 
|元件| 
|+-----+ 
+------+=下拉电阻 
-Gnd 
一般来说上拉或下拉电阻的作用是增大电流，加强电路的驱动能力 
比如说51的p1口 
还有，p0口必须接上拉电阻才可以作为io口使用 
上拉和下拉的区别是一个为拉电流，一个为灌电流 
一般来说灌电流比拉电流要大 
也就是灌电流驱动能力强一些