1、“台阶”波形，ALC或AD保护起作用，当检测到功率较大时就打1dB衰减，直到功率小于某个值。当起控后功率变小后再减少1dB衰减，直到完全放开。在老的网分上就能到”台阶“功率检测存在时延。
2、对FPGA接收到的AD的数据进行分析，看下时钟是好是坏。如果时钟和数据的建立和保持时间正确，可以看到当din1没有输入时数据基本为0或-1，说明没有输入；当din2有输入时，只要数据不溢出，高位都是符号位。
3、我们的AD用11位的输出，DA用16位的输入。因为AD和DA的参考电压相等，所以在处理过程中，会有一个映射关系，把AD放大5位，从理论上讲输入和输出的功率相等。但是AD和DA处都会有一定的衰减。
4、当插上电以后，信道慢慢涨起来就是因为AD采样的问题。