[转载] LVDS_笔记_1

 来源：

http://bbs.ednchina.com/BLOG_ARTICLE_202521.HTM

http://bbs.ednchina.com/BLOG_ARTICLE_1988301.HTM http://bbs.ednchina.com/BLOG_ARTICLE_1988301.HTM

近段时间需要学习电视行业的视频处理，首先了解一下LVDS的基本知识：在FPGA的前端是MSTAR机芯，信号传输采用LVDS形式。在电视行业LVDS一般分两种传输方式：10bit与8bit(指RGB)，编码方式分JEIDA与VESA方式。在10bit传输时一组时钟5组数据(5+1)，8bit传输时一组时钟4组数据(4+1)。例如一般32寸标清屏，60Hz采用8bit模式，LVDS时钟频率一般不超过86MHz。JEIDA与VESA根据屏可选。而一般42寸高清屏，120Hz可能采用两组(5+1)传输线。LVDS时钟频率一般74.25MHz左右。有些32寸标清屏的LVDS编码中并没有HSync与VSync信号，而只有通过DE信号来区别。

Tv一帧图像，Th一行图像数据，Tblk(v)帧消隐期。