Cortex-A15 Memory Hierarchy

       ARM 平台为实现速度和成本的平衡，使用多个层次的内存架构。

       对于多核 CPU 组成的 SOC，每个CPU 内部都有一组高速缓存，包含：ICache、DCache 和 TLB。多个 CPU 共享一个更大的 L2 缓存。L2缓存再和 CPU 外部的DDR3 内存交互。

       ICache 和 DCache 都知道是指令缓存和数据缓存。TLB 其实就是页表在 CPU 内部的高速缓存，也分为 L1 和 L2，集成于 每个 CPU 内部。

来自为知笔记(Wiz)