ASIC设计流程

　　首先在CMOS集成电路设计（深蓝紫）这本书中，有VLSI的设计流程，其实比较类似。

　　ASIC设计和FPGA Flow的区别在于，后端多了很多的验证，而FPGA类似堆积木，可靠性已经有了很好的基础。

　　VLSI的流程如下

1. Spec and Architecture确定（包括使用高级编程语言验证算法）
2. RTL coding
3. RTL vertification（behavial veritification ）
4. Synthesis （得到netlist）(DFS insertion) --- --- --- --- --- --- --- --- --- --- --- DC compiler DFT Compiler
5. Synthesis result (netlist) veritification （STA+Formal Vertification) --- --- --- --- --- --- --- --- --- --- --- Prime Time + Formality
6. Implementation (placementand routing) (CTS insertion) 
7. Implementation Vertification
8. GDSII delivery

　　详细版本如下：主要区别在于后端步骤，也就是synthesis veritification 结束之后

1. DFT 
2. Floor plan 模块和元件的摆放位置 Astro
3. CTS 确保时钟准确驱动电路时序元件
4. Routing 布线
5. 寄生参数提取 为了确保信号完整性 寄生电容 电感
6. 物理验证 包括形式验证（对比版图和 Synthesis 结果）和 布线规则检查 电气分析 电源完整性分析