2:生成一个可调试的nios 最小系统
|
选择 Tools -> SopcBuilder,启动Altera SOPC Builder
|
启动Altera SOPC Builder后,SOPC Builder会立刻弹出对话框
|
填入System Name,比如niosII_e;HDL Language ,比如选择verilog,如下图:
|

|
|
|
选择Board Target ,比如,我选择Unspecified Board;
|
选择Target Device Family,比如,我选择Cyclone;
|
填入Clock,比如,我 填入22.1184
|
如下图:
|

|
|
|
添加Nios II到项目中:
|
双击 Nios II Processor -Altera Corporation,会弹出Altera niosII 对话框,
|
|
在NiosII core配置选项中,点击Nios II/e区域,选择Nios II/e,如下图。然后Next,进入下一步。
|

|
|
|
在JTAG Debug Module配置选项中,选择Level 1,如下图。然后Next,进入下一步。
|

|
|
|
在Custom Instructions配置选项中,我由于无需增加任何定制指令,所以为空,如下图:
|

|
|
|
最后选择Finish,你的项目中会增加一个niosII 处理器,名字为cpu_0,为了简便起见,我没有将它改名。你可以依照你自己的喜好,为该处理器取个名字。如下图:
|

|
|
|
然后双击On-Chip Memory(RAM or ROM),(在Avalon Modules -> Memory -> 下),为系统添加RAM.
|
Memory Type选择RAM;Data Width选择32bits,Total Memory Size 可以选择2K bytes,然后选择Finish确认。 |

|
|
|
如下图,系统中会添加name 为onchip_memory_0的ram,为了简便起见,我没有将它改名。你可以依照你自己的喜好,为其取个名字。
|

|
|
|
之后,双击PIO(在Parallel I/O)(在Avalon Modules -> Other 下),为系统添加输出接口。
|
Width 选择8 bits,然后点击 Finish |
如下图 |

|
|
|
如下图,系统中会添加name 为pio_0的PIO,为了简便起见,我没有将它改名。你可以依照你自己的喜好,为其取个名字。
|

|
|
|
然后,选择System ->Auto-Assign Base Addresses,让系统自动分配基地址。如下图:
|

|
|
|
然后,选择Sysetm->Auto-Assign IRQs,让系统自动分配中断。如下图:
|

|
|
|
点击Nios II More "cpu_0" settings选项卡,进行处理器设定。
|
在该例中,无需做任何更改;Reset Address、Exceptiong Address、Break Location默认值如下图所示。 |

|
|
点击System Generation选项卡,进行最后的设定并生成系统。
|
选中HDL.Generate system module logic in Verilog, |
如果需要仿真,也请选中Simulation.Create ModelSim(tm) project files |
然后点击Generate,进行系统生成的任务。如下图: |

|
|
|
然后,就是漫长的等待,你可以悠闲得喝一杯咖啡(因为等待的时间还是蛮长的,比如我,要等近10分钟)。一般没有问题的话,可以看到系统提示:SUCCESS: SYSTEM GENERATION COMPLETED.如果看到此信息,恭喜恭喜,系统被正确生成了。如果失败,请返回并检查、修改!
|
如下图: |

Continue: NiosII软处理器快速入门- 10分钟学会NiosII(3)
|