加法器
一位半加器实现和工作原理：半加器由两个信号输入端和两个一个信号输出端组成。信号输入端出入代表０＼１的两个数值，经过半加器的逻辑电路运算，从两个信号输出端输出运算的数据。信号输出端由一个‘sum'输出端和一个进位输出端组成；进位输出端的输入由信号输入端的数值运算结果决定，当信号输入端和小于２时，信号输出端的值为零；当信号输入端的和大于等于２时，信号输出端的值为１。
如果某一个半加器的信号输入端都为１，进位信号也为１，也就是说需要计算大于２的数值，由于半加器只有两个信号输入端，所以无法计算大于２的数值。用全加器就能解决这个问题。
全加器的实现和工作原理:全加器由三个输入信号端组成，这三个输入端，其中两个是加数和被加数，第三个是进位信号；输出端和半加器一样，由一个’sum'输出端和进位输出端组成。当输入端的进位信号为０时，即从低位没有产生进位传入当前位，那么输出端的值由两个加数和被加数的运算结果组成；当输入端的进位信号为１时，即从低位产生进位信号，传入当前位，那么运算结果为：加数和被加数的运算结果在加１。
累加器：累加器是由锁存器电路构成的能存储加法器结果和输出结果的装置
加法器的构造：由一个加法器和一个累加器组成，加法器将信号输入端的信号运算后存储在累加器中；累加器可以输出当期保存的值，作为加法器的信号输入。
减法是以补码的形式实现。实际上还是加法。
RAM
RAM由具有保存信号功能的触发器组成。存在信号输入端和信号输出端。
在信号输入端，以８位信号输入和三个信号控制位为例。８位信号输入，此８位信号出入是异步的，即某一位的信号输入不对其他的信号位产生影响。三个信号控制位，决定由哪一个信号输入位输入数据。
信号输出端，与信号输入端相同，由三个信号控制位控制由哪一个信号输出位输出位输出数据。
ram之所以能够存储数据，就是由以上两个信号输入，和信号输入决定的。形象的说，８位信号输入和输出相当于一封封的信，三个信号控制位就是存放这些信的地址，在某一个位输入信号，相当于在某一个信箱装入特定的数据；在某一个信号位输出数据，相当于在某一个信箱取出一封信。
16＊８RAM:就是16位地址总线和８位信号输入，即可以控制２**16的地址同时输入８位的数据。
加法器和RAM组成简易CPU，实现运算和存储。
加法器
一位半加器实现和工作原理：半加器由两个信号输入端和两个一个信号输出端 组成。信号输入端出入代表０＼１的两个数值，经过半加器的逻辑电路运算，从两个信号输出端输出运算的数据。信号输出端由一个‘sum'输出端和一个进位输 出端组成；进位输出端的输入由信号输入端的数值运算结果决定，当信号输入端和小于２时，信号输出端的值为零；当信号输入端的和大于等于２时，信号输出端的 值为１。
如果某一个半加器的信号输入端都为１，进位信号也为１，也就是说需要计算大于２的数值，由于半加器只有两个信号输入端，所以无法计算大于２的数值。用全加器就能解决这个问题。
全加器的实现和工作原理:全加器由三个输入信号端组成，这三个输入端，其中两个是加数和被加数，第三个是进位信号；输出端和半加器一样，由一个’sum' 输出端和进位输出端组成。当输入端的进位信号为０时，即从低位没有产生进位传入当前位，那么输出端的值由两个加数和被加数的运算结果组成；当输入端的进位 信号为１时，即从低位产生进位信号，传入当前位，那么运算结果为：加数和被加数的运算结果在加１。
累加器：累加器是由锁存器电路构成的能存储加法器结果和输出结果的装置
加法器的构造：由一个加法器和一个累加器组成，加法器将信号输入端的信号运算后存储在累加器中；累加器可以输出当期保存的值，作为加法器的信号输入。
减法是以补码的形式实现。实际上还是加法。
RAM
RAM由具有保存信号功能的触发器组成。存在信号输入端和信号输出端。
在信号输入端，以８位信号输入和三个信号控制位为例。８位信号输入，此８位信号出入是异步的，即某一位的信号输入不对其他的信号位产生影响。三个信号控制位，决定由哪一个信号输入位输入数据。
信号输出端，与信号输入端相同，由三个信号控制位控制由哪一个信号输出位输出位输出数据。
ram之所以能够存储数据，就是由以上两个信号输入，和信号输入决定的。形象的说，８位信号输入和输出相当于一封封的信，三个信号控制位就是存放这些信的 地址，在某一个位输入信号，相当于在某一个信箱装入特定的数据；在某一个信号位输出数据，相当于在某一个信箱取出一封信。
16＊８RAM:就是16位地址总线和８位信号输入，即可以控制２**16的地址同时输入８位的数据。
加法器和RAM组成简易CPU，实现运算和存储。
以上图为例，此图有两个ram阵列组成，一个作为代码输入和存储，一个是数据输入和输出。
在数据运算端，由控制面板控制RAM的数据信号的输入和输出，加法器接收ram或者锁存器的信号输入，完成数值相加。然后将结果传入锁存器。
在代码输出端，控制面板控制特定地址的代码输出；代码输出后，代码对特定地址的数据进行操作。
改进的cpu:由一个ram阵列存储代码和数据，一个代码由三个字节组成：一个字节操作代码，另外两个地址存储ram阵列的１６位地址。
以上图为例，此图有两个ram阵列组成，一个作为代码输入和存储，一个是数据输入和输出。
在数据运算端，由控制面板控制RAM的数据信号的输入和输出，加法器接收ram或者锁存器的信号输入，完成数值相加。然后将结果传入锁存器。
在代码输出端，控制面板控制特定地址的代码输出；代码输出后，代码对特定地址的数据进行操作。
改进的cpu:由一个ram阵列存储代码和数据，一个代码由三个字节组成：一个字节操作代码，另外两个地址存储ram阵列的１６位地址。
以上图为例，改进后的ｒａｍ数据输出由３个８位锁存器组成，一个锁存器存储代码，另外两个锁存器存储ram地址。结构很清晰。
参考：《编码奥秘》