阻抗匹配——信号端接的方法

阻抗匹配——信号端接的方法

    在高速PCB设计中，在源和目的间的阻抗匹配非常重要。因为错误的匹配将会引起信号反射和阻尼振荡。过量的射频能量将会辐射或影响到电路的其他部份，引起EMI(电磁兼容性)问题。信号的端接有助于减少这些非预计的结果。

减少反射的负面影响，有三种方式：

（1）降低系统频率从而加大信号的上升与下降时间，使信号在加到传输线上前，前一个信号的反射达到稳定；

（2）缩短PXB走线长度使反射在最短的时间内达到稳定；

（3）采用阻抗匹配（端接）方案消除反射， 信号端接不但能减少在源和目的之间匹配阻抗的信号反射和振铃，而且也能减缓信号边沿的快速上升和下降；

在高速系统设计中，第1种不可能，而第2种也不实际，通常要缩短PCB布线长度，就需要增加布线层数、增加过孔数量，从而得不偿失，第三种阻抗匹配（端接）是最好的方法；

    有很多种信号端接的方法，每种方法都有其利弊。表1给出了一些信号端接方法的概要。 

表1. 信号端接方法的概要
端接类型	相对成本	增加延迟	功率需求	临界参数	特性
串联	低	是	低	RS = Z0 = R0	好的DC噪声极限
并联	低	小	高	R = Z0	功率消耗是一个问题
RC	中	小	中	R = Z0 C = 20 to 600pF	阻碍带宽同时增加容性
戴维南Thevenin	中	小	高	R = 2 x Z0	对CMOS需要高功率
二极管	高	小	低	—	极限过冲；二极管振铃

串联/源端接 (Series/Source Termination)

                      图12. 串联端接电路

   图12演示了串联/源端接方法。在源Z_s和分布式的线迹Z₀之间，加上了源端接电阻R_s，用来完成阻抗匹配。R_s还能吸收负载的反馈。

   R_s必须离源驱动电路尽可能的近。R_s的值在等式R_s=(Z₀-Z_s)中是实数值。一般R_s大约取15－75欧的一个值。通常取33欧姆。

并联端接

 

                         图13. 并联端接电路

   图13 演示了并联端接方法。附加一个并联端接电阻R_P，这样 R_{P //} Z_L就和Z₀相匹配了。但是这个方法对手持式产品不适用的，因为R₀的值太小了(一般为50欧)，而且这个方法很耗能量，再者这个方法还需要源驱动电路来驱动一个较高的电流(100mA@5V,50Ω)。由于Z_0LC_d的值还使这个方法增加了一个小的延时，这里Z_0L = R_{p //} Z_L和C_d是负载的输入分流电容。

 

RC端接

图14. RC端接

   图14演示了RC端接方法。这个方法类似于并联端接，但是增加了一个C1。和在并联端接方法中一样，R用于提供匹配Z₀的阻抗。C1为R提供驱动电流并过滤掉从线迹到地的射频能量。因此，相比并联端接方法，RC端接方法需要的源驱动电流更少。

R和C1的值由Z₀，Tpd(环路传输延迟)和C_d确定。

   时间常数，RC = 3 × Tpd，这里R // Z_L = Z₀, C = C1 // C_d

Thevenin端接

?/P>

图15. Thevenin 端接电路

   图15演示了Thevenin端接方法。此电路由上拉电阻R1和下拉电阻R2组成, 这样就使逻辑高和逻辑低与目标负载相符。

   R1和R2的值由R1 // R2 = Z₀决定。

   R1 + R2 + Z_L的值要保证最大电流不能超过源驱动电路容量。

   举例来说, R1=220Ω,R2=330Ω

   这里VCC是驱动电压。 

二极管端接 (Diode termination)

图16. 二极管端接

   图16演示了二极管端接方法。除了电阻被二极管替换以降低损耗之外，它与Thevenin端接方法类似。D1和D2用来限制来自负载的过多信号反射量。与Thevenin端接方法不一样，二极管不会影响线性阻抗。对这种端接方法而言，选择Schottky和快速开关二极管是比较好的。

   这种端接方法的优点在于不用已知Z₀的值，而且还可以和其他类型的端接方法结合使用。通常在MCU的内部应用这种端接方法来保护I/O端口。