《Verilog HDL那些事儿》1.0版本发布四章内容，后续将后面的两章内容加入，最近比较忙，希望大家体谅！
目录：
书语 9
第一章 前言 11
— — 我眼中的FPGA和Verilog HDL 11
第二章：低级建模 - 基础知识 13
2.1 顺序操作和并行操作 13
实验一：永远的流水灯。 14
实验一说明： 20
实验一总结： 20
2.1 倾向并行操作 21
实验二：闪耀灯和流水灯 22
实验二说明： 26
实验二结论： 27
2.3 Verilog HDL 不是“编程”是“建模” 28
2.4 听听低级建模的故事 30
2.5 低级建模的资源 31
实验三：消抖模块之一 32
实验三说明： 37
实验三结论： 39
实验四：消抖模块之二 39
实验四源码： 40
实验四说明： 40
2.6 控制模块的尴尬 41
实验五：SOS信号之一 42
实验五说明： 45
实验五结论： 46
实验六：SOS信号之二 46
实验六说明： 49
实验六结论： 49
总结 49
第三章 ：低级建模 - 基础建模 51
3.1 实验七：数码管电路驱动 51
实验七说明： 63
实验七结论： 63
3.2 实验八：PS2解码 64
PS2的简单认识 64
实验八说明 : 69
实验八结论 : 71
实验八演示： 71
实验八演示说明： 73
实验八演示结论： 73
实验九：VGA驱动 74
实验九之一：驱动概念 74
实验九之一说明： 82
实验九之一结论： 83
实验九之二：向下兼容概念 83
实验九之二说明： 88
实验九之二结论： 88
实验九之三：点阵概念 88
实验九之三说明： 96
实验九之三结论: 96
实验九之四：图层概念 97
实验九之四说明： 104
实验九之四结论： 105
实验九之五：帧的概念 105
注意： 108
实验九之五说明： 114
实验九之五结论： 114
实验九说明： 115
实验九结论： 115
3.4 实验十：串口模块 116
实验十之一：串口接收模块 117
实验十之一说明： 123
实验十之一结论： 124
实验十之一演示： 124
实验十之一演示说明： 127
实验十之一演示结论： 127
实验十之二：串口发送模块 128
实验十之二说明： 132
实验十之二结论： 132
实验十之二演示： 133
实验十之二演示说明： 135
实验十之二演示结论： 135
实验十说明： 136
实验十结论： 136
总结： 136
第四章 ：低级建模 - 仿顺序操作 137
4.1 基本思路 137
实验十一 ：SOS信号之三 138
实验十一说明： 145
实验十一结论： 146
实验十一演示： 147
实验十一演示说明： 148
实验十一演示结论： 148
总结： 148
4.2 实验十二：12864（ST7565P）液晶驱动 149
实验十二说明： 172
实验十二结论： 173
总结： 174
4.3 命令式的仿顺序操作 175
实验十三：DS1302 实时时钟驱动 182
实验十三说明： 197
实验十三结论： 197
实验十三演示： 198
实验十三演示说明： 200
实验十三演示结论： 200
总结： 201