时钟
HSE
高速外部时钟信号 4-16MHZ
最常用的是8M无源晶振。
PLL确定来源。
CFGR（时钟配置寄存器）位17：PLLXTPRE设置分频。
HSI
内部高速时钟信号 频率8M
温度环境频率会漂移
PLL
CFGR位16：PLLSRC设置来源。
这里设置为HSE为时钟来源
PLLCLK PLL时钟
CFGR位18-21：PLLMUL[3:0]设置倍频因子[2,3,4,5,6,7,8,9,10,11,12,13,14,15,16]
这里设置倍频为9，HSE为8M*9=72M为官方推荐稳定时钟频率。最高为128M
SYSCLK 系统时钟
CFGR位1-0：SW[1:0] HSI PLLCLK HSE
这里设置为 SYSCLK====PLLCLK====HSE====72M
HCLK
CFGR位7-4：HPRE[3:0]设置AHB分频因子。
SYSCLK-----AHB-----HCLK（APB(Advanced Peripheral Bus)，外围总线的意思）
AHB 高级高性能总线