vhdl verilog

一个signal、 reg 不能同时在两个always 或者 process 中，synth 8-3352