zedboard：使用ISE和modelsim搭建仿真环境 标签： zedboardfpgamodelsimise 2017-03-03 14:00 528人阅读

详细步骤：

• 产生ISE仿真库文件

  • 开始-》所有程序-》xilinx design tools-》simulation library compilation wizard。路径可能不同，只要找到simulation library compilation wizard并打开即可。
  • 打开后选择相关的配置项： select simulator选择modelsim SE；我的电脑是64位，所以选择64位；simulator executable location中填入modelsim所在的路径，即安装目录下可执行文件modelsim.exe所在的路径。其他不用做修改，点击next。
    
  • 选择语言，选择 Both VHDL and Verilog。点击next。
    
  • 不做修改选择全部器件，点击next。
    
  • 直接点击next。
    
  • 指定输出仿真库文件目录到EDK文件夹下，我的电脑中的路径是：E:Xilinx14.7ISE_DSEDK。然后点击launch compile process就会开始生成仿真库了。
    
  • 接下来就要耐心等待了，这个过程可能要花一些时间。
  • 等到库生成完毕之后，会提示你生成结束。接着，去直接输出仿真库的路径下看看，可以找到modelsim.ini文件。
    
  • 使用记事本或其他文本编辑器打开modelsim.ini文件，先找到这个library项。
    
  • 然后再往后看，找到这段代码，能提供给modelsim仿真库的配置路径。复制它们。
    
  • 去到modelsim的路径下，同样能找到一个modelsim.ini文件。
    
  • 打开它，并找到其中的library项。
    
  • 在后面粘贴前面复制的内容。
    

• 在ISE中链接modelsim

  • 打开edit-》preference -》integrated tools，model tech simulator 选择modelsim.exe所在路径。
    
  • 打开design properties。
    
  • simulator选择modelsim-SE Verilog。
    

• OK了，接下来可以自行编写test bentch，点击simulate Behavioral Model即可运行modelsim进行仿真了！