PRAM（Parallel Random Access Machine）模型是多指令流多数据流（MIMD）并行机中的一种具有共享存储的模型。它假设有一个无限大容量的共享存储器，并且有多个功能相同的处理器，在任意时刻处理器可以访问共享存储单元。根据是否可以同时读写，它又分为以下三类：PRAM-EREW，PRAM-CREW，PRAM-CRCW（其中C代表Concurrent，意为允许并发操作，E-代表Exclusive，意味排斥并发操作）。在PRAM中有一个同步时钟，所有的操作都是同步进行的。
理想的PRAM
- n个处理器可访问无限的共享存储单元
- 每个处理器有无限的私有存储单元
- 一步计算分为三个阶段：读阶段、计算阶段、写阶段
- 每一步计算允许任意数量的局部计算
- 理想PRAM模型反映了通信的限制
- 理想PRAM模型的下界对于标准PRAM模型同样成立
PRAM模型的优点
PRAM模型特别适合于并行算法的表达、分析和比较，使用简单，很多关于并行计算机的底层细节，比如处理器间通信、存储系统管理和进程同步都被隐含在模型中；易于设计算法和稍加修改便可以运行在不同的并行计算机系统上；根据需要，可以在PRAM模型中加入一些诸如同步和通信等需要考虑的内容。
PRAM模型的缺点
- 模型中使用了一个全局共享存储器，且局存容量较小，不足以描述分布主存多处理机的性能瓶颈，而且共享单一存储器的假定，显然不适合于分布存储结构的MIMD机器；
- PRAM模型是同步的，这就意味着所有的指令都按照锁步的方式操作，用户虽然感觉不到同步的存在，但同步的存在的确很耗费时间，而且不能反映现实中很多系统的异步性；
- PRAM模型假设了每个处理器可在单位时间访问共享存储器的任一单元，因此要求处理机间通信无延迟、无限带宽和无开销，假定每个处理器均可以在单位时间内访问任何存储单元而略去了实际存在的，合理的细节，比如资源竞争和有限带宽，这是不现实的；
- PRAM模型假设处理机有限或无限，对并行任务的增大无开销；
- 未能描述锁线程技术和流水线预取技术，而这两种技术又是当今并行体系结构用的最普遍的技术.
各种计算模型比较
加速比
加速比以如下公式定义：
其中：