图1
各种逻辑芯片的晶振引脚可以等效为电容三点式振荡器。晶振引脚的内部通常为一个反相器，或者是奇数个反相器串联。在晶振输出引脚XO和晶振输入引脚Xi之间用一个电阻连接，对于CMOS芯片通常为数
M到数十M欧姆之间。很多芯片内部已经集成了该电阻，淫家外部就不用接了。这个电阻是为了使反相器在振荡初始时与线性状态，反相器就如同一个很大增益的放大器，以便于起振。石英晶体连接在晶振输入输出之间，等效为一个并联谐振回路，谐振
频率应该是石英晶体的并联谐振频率。晶体旁边的两个电容到地，实际上就是电容三点式电路的分压电容，接地点就是分压点。以接地点为参考点，振荡引脚的输入和输出时反向的，但从并联谐振回路即石英晶体来看，形成一个正反馈以保证电路持续振荡。在
芯片射设计时，这个电容就已经形成了，一般为两个电容相等，容量大小依靠工艺或者版图而不同，但都是比较小的，不一定适合很宽的频率范围。外接是大约为几十pF的电容，依频率和石英晶体的特性而定。需要注意的是：这两个电容传亮的值是并联在谐振回路上的
会影响振荡频率。当两个电容相等时，反馈系数是0.5，一般是可以满足振荡条件的，但如果不易起振或者是振荡不稳定，可以减小输入端对地的电容量，而增加输出端的电容值以提高反馈量。
晶振两端并联电阻的作用：由于连接晶振的芯片端内部是一个线性运算放大器，将输入反向180度输出，晶振出的负载电容电阻（一般为M欧级）组成的网络提供另外的180度的相移，同时起到限流的作用，放置反相器输出对晶振过驱动，损坏晶振，
整个环路的相移360度，满足振荡的相位条件，同时要求闭环增益大于等于1，晶体才正常工作。
晶体元件的负载电容是指在电路中跨界晶体两端的总的外接有效动容。是指晶振要正常振荡需要的电容。一般外接电容，是为了是晶振两端的等效电容等于或接近负载电容。要求高的地方要来了IC输入引脚的对地电容。应用时一般在给出负载电容值附近调整可以得到
精确的频率。此电容的大小要影响负载谐振频率和等效负载谐振电阻。
晶振的负载电容是：
，
和晶体串联的电阻常用来预防晶体被过分驱动。晶振过分驱动的后果是将逐渐损耗减少晶振的的接触电镀，这将引起频率的上升，并导致晶振的早期失效，又可以将drive level 调整用。用来调整drive level和齐整余裕量。
Xin和Xout的内部一般为一个施密特反相器，反相器是不能驱动晶体振荡的。因此在反向器两端并联一个电阻，由电阻完成将输出信号反向180度反馈到输入端形成负反馈，构成负反馈电路。
电阻的作用是将电路内部的反相器加一个反馈电路，形成放大器，当晶体并在其中会使反馈回路的交流等效按照晶体频率谐振，由于晶体的Q值非常高，因此电阻在很大的范围变化不会影响输出频率。
并联电阻的作用:
1.降低晶体的Q值，Q值降低后晶体起振比较容易
2.已知EMI，EMI检测不通过时，可减小阻值。
3.提供直流工作点
4.使放大器工作在线性区
串联电阻的作用：
1.降低晶体的激励频率，防止损毁。
2.限制振荡幅度。
PCB设计考虑事项：
1.使晶振、外部电容器与IC之间的信号线尽可能保持最短。当非常低的电流通过IC晶振振荡器时，如果线路太长，会使他对EMC、ESD与串扰产生非常敏感的影响。而且长线路会给振荡器增加寄生电容。
2.尽可能将其他时钟线路与频繁切换的信号线布置在远离晶振连接的位置。
3.当心晶振和地的走线
4.将晶振的外壳接地
如果实际的负载电容配置不当，第一会引起线路参考频率的误差。另外如在发射接收线路上会使晶振的振荡幅度下降，影响混频信号的信号强度与信噪。
当波形出现削峰，畸变时，可增加负载电阻条获赠（几十到几百K），要稳定波形是并联一个1M左右的反馈电阻。