zoukankan      html  css  js  c++  java
  • FPGA开机状态

    最近调试FPGA电路时发现一个问题,我从来没有注意过。我们都知道Xilinx的FPGA有三种功率M引脚,这是为了让我们配置三个引脚FPGA装载机模式,什么是主要的字符串、从字符串、并行等。,该手册有。他还设计了一个电路功能,它常常被忽略,那是FPGA装载机阶段的GPIO液位控制。会非常长。载入完了立即就进入你程序的同步复位,全部得IO随着你的RESET都可控了,所以大多数电路事实上对于这点时间FPGA的状态并不关心。看看Xilinx的手冊FPGA上电载入程序有个流程的,上电到达一定电平FPGA内部初始化,等待外部PROM准备好,读取M1M2M3,依据其状态选择程序载入方式,配置完毕后输出Done信号,整个上电载入过程结束。

    近期调试一个比較大的系统,发现上电瞬间有一部分电路有毛刺控制了其开关。查回来就发现三个M没有选择指定IO程序载入时候状态,结果改了。可是还有,这就头疼了,做了好多次实验。发现FPGA上电内部初始化阶段对GPIO是不可控制的,问了厂家也说不可控,那就仅仅能改电路了。最后的设计是IO输出加门电路或者可控三态输出的电路。对想要的上电状态分别上下拉。

    这仅仅是一个小小的问题,假设你做的电路系统要求非常高。那你值我们一定要认真学习,回帖欢迎交流经验。

    版权声明:本文博主原创文章。博客,未经同意不得转载。

  • 相关阅读:
    第二十七天笔记
    hdoj 1024
    poj 2253
    超水的一道最短路poj2387
    打算要做的题目
    poj 3128 关于置换群的规律
    poj 1721
    poj 1026 置换的应用(小试牛刀)
    置换的一项运用 poj3270
    Codeforces Round #483 (Div. 2) D. XOR-pyramid dp的应用
  • 原文地址:https://www.cnblogs.com/blfshiye/p/4850986.html
Copyright © 2011-2022 走看看