① 论DDR 时钟的谐波分量的辐射干扰该如何抑制
在UK5A机芯中，
DDR CLK大约为208MHz，其4倍频832MHz左右常常超出EMI限值
采取的对策有：
A, FSCLK+,FSCLK- 线上各加2.2pF电容，留意电容加得较大的话（10pF以上）似乎基频208MHz处会变差。当然加得太大就不能工作啦。
B, 通过改变寄存器FCLK_FREQ的值，可以稍稍改变基频频点以选择较好位置（背景噪声小些处）。选择大于200MHz的频点还可以使得5倍频谐波分量落在1GHz之外。
C, FSCLK+,FSCLK-线上原来各串有47欧姆电阻，但是用频谱分析仪检测发现832M处，FSCLK+的谐波分量大于FSCLK-的8 dB以上。也许因为是差分信号，不适合再串接电阻？阻抗不匹配？有待进一步分析。现在是将这两个电阻改为0欧姆的电阻了，也许换一个COMMOM FILTER更佳？（详见上一篇分析）。另外FSDQS0/FSDQM0, FSDQS1/FSDQM1, FSDQS2/FSDQM2, FSDQS3/FSDQM3四组信号上也都串联了47欧姆的电阻，DATA/ADDRESS线上也有47欧姆电阻，有关DDR的阻抗匹配以及PCB布线设计待下一篇分析。测试表明，当黑屏的时候与蓝屏的时候或者有信号的情况下832MHz处的辐射值能相差达6个dB，可见这部分还是需要研究一下。
D, 测试表明，在UK5A的端子出口处的防水外盖的内壁贴上铜皮可以有效抑制832MHz的辐射（垂直方向贴宽约30mm的铜箔就有明显效果），原理不十分清楚，试分析如下：
按照电磁场理论，波长=C/f, 832MHz的电磁波波长=3X108 /832MHz=36 cm
与UK5A金属后壳的开口（出端子处）接近，也许高频电磁波从此处辐射出，测试时确实是整机背对测试天线（此处离天线最近）时辐射值最大.
在后盖板上贴铜箔形成反射，有效抑制其辐射，测试表明，测得的辐射值下降了约10个dB