zoukankan
html css js c++ java
PowerDesigner中Name与Code同步的问题
PowerDesigner中,但修改了某个字段的name,其code也跟着修改,这个问题很讨厌,因为一般来说,name是中文的,code是字段名。
解决方法如下:
1、选择Tools->GeneralOptions...菜单,出现General Options对话框。
2、从Category中选择Dialog项。
3、取消右边“Name to Code mirroring”复选框。如下图:
OVER!就这么简单!
查看全文
相关阅读:
柯西恒等式 FPGA中信号的跨时钟域处理模板(二)
OSPF
Windows多网卡路由设置
使用线程时需要注意的地方
dicom 影像通信(scu、scp)的c-echo、c-store、c-find、c-move
关于python3没有numpy和matplotlib库怎么办
使用centos6.5时的几个小问题
关于用Apache Beam跑WordCount
MarkdownPad2的安装、破解和汉化
安装Photoshop CS64
原文地址:https://www.cnblogs.com/exmyth/p/4330608.html
最新文章
HP笔记本(Inspiron 7472) 视频时无摄像头的处理方案
每天学五分钟 Liunx 0011 | 服务篇:进程
每天学五分钟 Liunx 0010 | 软件篇: RPM 和 YUM
每天学五分钟 Liunx 0001 | 存储篇:swap
每天学五分钟 Liunx 0000 | 存储篇:GlusterFS
每天学五分钟 Liunx 111 | 存储篇:NFS
每天学五分钟 Liunx 110 | 存储篇:RAID
每天学五分钟 Liunx 101 | 存储篇:LVM
每天学五分钟 Liunx 100 | 存储篇:磁盘分区
每天学五分钟 Liunx 011 | sudo
热门文章
每天学五分钟 Liunx 010 | ssh
FPGA 开发基础------------奇数分频,占空比50%(1)
FPGA开发基础————异步FIFO深度的计算与分析(1)
FPGA开发基础-------CLock Jitter 和 Clock Skew(1)
FPGA开发基础----数字电路基础(1)
vivado时序分析(二、时钟约束实际操作)
vivado时序分析(一,理论基础)
柯西恒等式 FPGA中信号的跨时钟域处理模板(四)
柯西恒等式 FPGA中信号的跨时钟域处理模板(四)
FPGA中信号的跨时钟域处理模板(三)
Copyright © 2011-2022 走看看