zoukankan      html  css  js  c++  java
  • ASICFPGA中的三态

    三态门是FPGA开发过程中经常遇到的一个问题。一个典型应用就是TI的DSP的EMIF总线。

    1. 三态输出缓冲器,即三态门,是指逻辑门的输出除有高、低电平两种状态外,还有第三种状态——高阻状态的门电路。高阻态相当于隔断状态(电阻很大,相当于开路)。 三态门都有一个EN 控制使能端,来控制门电路的通断。 可以具备这三种状态的器件就叫做三态。

    2. 三态门(tri-state)和数据选择器(mux)的目的一样:根据控制信号 多选1.

    3. 区别:

    三态:通过控制信号,把N个信号中的N-1个信号设置为开路,只让一个信号通路。

    多路选择器:通过与或门实现逻辑运算,选出信号。

    4. 实现场合区别:

    (1)三态多用在board level(板级),不可能再多个信号外部专门做一个mux实现信号选择。

    (2)数据选择器则应用在逻辑内部,实现数据选择的逻辑比较容易运算,而此时选择三态会造成一些问题。

    总结:ASIC/FPGA在外部双向接口用三态,在内部实现用mux。

  • 相关阅读:
    集合框架(三)
    集合框架(二)
    集合框架(一)
    第九章 持有你的对象
    UML类图
    用a标签设置锚点
    设计原则
    第八章 接口与内部类
    装配Bean
    第33条:用EnumMap代替序数索引
  • 原文地址:https://www.cnblogs.com/wangwenjin2026/p/3171151.html
Copyright © 2011-2022 走看看