zoukankan      html  css  js  c++  java
  • 解决Cyclone V在 Quartus Prime 18.1 编译之后打不开PLL Megawizard 的问题

    原文链接:https://blog.csdn.net/sinat_31206523/article/details/86748556

    解决 Quartus Prime 18.0 编译之后打不开PLL Megawizard 的问题


    解决 Quartus Prime 18.0 编译之后打不开PLL Megawizard 的问题
    Background
    不多说,使用Quartus II 13.0 的工程 挪到 Quartus Prime 18.0 下编译之后,在Project Navigator中 的Hierachy下,不能双击IP核打开 Megawizard Plug-in Management;

    解决方法
    留下网址,Inter官网讨论区的出处 Forums 链接直通车,不想看原文的可继续往下看;

    首先
    对问题的描述为:Cannot edit the generated PLL Intel FPGA IP v18.0, 我在使用 过程中目前用的最多的是PLL,所以其他的IP我没有试过能不能直接打开,有些IO相关的IP还是可以直接打开的;

    原因
    水是有源的,树是有根的,为什么会变成这样也是有原因的。
    This may be a bug caused by an incorrect replacement of the Altera name by Intel in the ip library.
    通俗的将:因为Inter 收购Altera后,涉及到的一些名称的改动没改好;

    解决
    locate the .lst file of the missing IP in your IntelFGPA program directory, for example for the missing PLL, locate: “pll_wizard.lst”
    Change the text:
    "Altera PLL v18.0 "
    (and higher version numbers) to:
    “PLL Intel FPGA IP v18.0”

    定位到对应的IP的.lst文件;
    一般路径为:C:intelFPGA18.0ipalteraaltera_pllpll_wizard.plt
    编辑文件,替换 Altera PLL v18.0 为 PLL Intel FPGA IP v18.0
    后面
    如果遇到其他的IP应该可以采用此方式解决;
    我在网页中有看到另外的加强版解决方式,但是没有尝试过,现在贴在下面,如果有人尝试过,麻烦留言告诉一下是怎么使用的:

    That seems to work. It looks like the ALIAS in the .lst file must be edited to match the generated core. In my case, I have a file MAIN_PLL.vhd that I opened in Pre 18.0 in order to start the wizard. At the top it has:

    -- megafunction wizard: %PLL Intel FPGA IP v18.0%
    1
    看样子像是在代码之前加上段话,但是没看明白在哪里加;

    After
    Date : 2019-02-02
    Drafer : Jack
    ————————————————

  • 相关阅读:
    EMVTag系列15《选择应用响应数据》
    EMVTag系列14《支付环境响应数据》
    EMVTag系列13《脱机PIN》
    EMVTag系列9《卡片管理数据》
    EMVTag系列7《静态签名数据》
    EMVTag系列6《IAC 发卡行行为代码》
    EMVTag系列2《磁条等效数据》
    code1169 传纸条
    关于 变量越界
    code1039 数的划分
  • 原文地址:https://www.cnblogs.com/zhongguo135/p/15349880.html
Copyright © 2011-2022 走看看