一、前端的小细节
1、在做设计时，要写好设计文档。文档内容要条理清晰、简繁适中、图表齐全，同时做好历史记录、修订记录。
2、在设计芯片架构时，要考虑到出故障后，如何恢复芯片，让其能重新工作。
二、后端的小细节
1、在release code 之前，要先跟layout 确认，询问layout的状态。如果layout未准备好，可等一段时间再release code 给PR。在等待的这段时间里，
还可以继续验证RTL，以防有遗漏的issue。
2、在提供sdc文件给PR时，要仔细检测那些额外增加的时序约束路径，要用PT报出这些时序路径是否存在。
比如 set_max_delay 20 -from [get_pins u_dut/u_xxx_reg/QN] -to [get_pins u_dut/u_yyy_inv/B]
这里额外增加了从pin u_dut/u_xxx_reg/QN 到 pin u_dut/u_yyy_inv/B 的最大延时不超过20ns的约束，但是这条路径又可能不存在，因为有时综合后，
寄存器u_xxx_reg的QN端没有使用，只用了Q端。
未完。。。。。。