stm32 NVIC中断管理实现[直接操作寄存器]

本文转自：http://www.ichanging.org/stm32_NVIC.html

 

    cortex-m3支持256个中端，其中包含了16个内核中断，240个外部中断。stm32只有84个中断，包括16个内核中断和68个可屏蔽中断。stm32f103上只有60个中断，f107上才有68个中断。

 

    中断是stm32很基础的一个功能，学会使用中断，才可以更好的使用其他的外设。理解stm32的中断，必须要先从stm32的中断优先级分组是怎么回事。要理解优先级分组，就要先理解什么是先占优先级，和次占优先级。  

 

    先占优先级的概念等同于51单片机中的中断。假设有两中断先后触发，已经在执行的中断先占优先级如果没有后触发的中断 先占优先级更高，就会先处理先占优先级高的中断。也就是说又有较高的先占优先级的中断可以打断先占优先级较低的中断。这是实现中断嵌套的基础。

 

    次占优先级只在同一先占优先级的中断同时触发时起作用，先占优先级相同，则优先执行次占优先级较高的中断。次占优先级不会造成中断嵌套。 如果中断的两个优先级都一致，则优先执行位于中断向量表中位置较高的中断。

 

还需要注意的一点是 这里的中断优先级 高是指  是指是否更接近0级，0级优先级是最高的。

 

那么最低的优先级可以是多少？这就涉及了优先级分组的概念。 stm32 通过一个中断向量控制器（NVIC），来分配先占优先级和次占优先级的数量。

 

arm cortex-m3 内核中拥有一个3位宽度的的PRIGROUP数据区，用来指示一个8位数据序列中的小数点的位置从而表示中断优先级的分组。

 

举个例子可以更好的理解： 如果PRIGROUP 数据位000  即为0  说明8位数据序列中小数位置在第1位的左边  为xxxxxxx.y   用于表示中断优先级的分组的含义就是   用7位的数据宽度来表示  先占优先级的数量 即为128  用1位的数据宽度来表示 次占优先级数量 即为 2 

 

所以arm cortex-m3中有2的三次方 即为8个优先级分组 。 

 

但是stm32中只有5个优先级分组，表示方法略有不同，参照下表：

 

 

    MDK中定义的中断相关的寄存器结构体为：

typedef struct

{

  vu32 ISER[2];

  u32  RESERVED0[30];

  vu32 ICER[2];

  u32  RSERVED1[30];

  vu32 ISPR[2];

  u32  RESERVED2[30];

  vu32 ICPR[2];

  u32  RESERVED3[30];

  vu32 IABR[2];

  u32  RESERVED4[62];

  vu32 IPR[15];

} NVIC_TypeDef;

 

ISER[2]:中断使能寄存器组

 

stm32可屏蔽中断共有60个，这里用了两个32位的寄存器，可以表示64个中断。stm32只用了前60位。 若要使能某个中断，则必须设置相应的ISER位为1。

具体每一位对应的中断关系如下：（参见 MDK下的 stm32f10x_nvic.h）

#ifdef STM32F10X_HD
ADC1_2_IRQn = 18, /*!< ADC1 and ADC2 global Interrupt */
USB_HP_CAN1_TX_IRQn = 19, /*!< USB Device High Priority or CAN1 TX Interrupts */
USB_LP_CAN1_RX0_IRQn = 20, /*!< USB Device Low Priority or CAN1 RX0 Interrupts */
CAN1_RX1_IRQn = 21, /*!< CAN1 RX1 Interrupt */
CAN1_SCE_IRQn = 22, /*!< CAN1 SCE Interrupt */
EXTI9_5_IRQn = 23, /*!< External Line[9:5] Interrupts */
TIM1_BRK_IRQn = 24, /*!< TIM1 Break Interrupt */
TIM1_UP_IRQn = 25, /*!< TIM1 Update Interrupt */
TIM1_TRG_COM_IRQn = 26, /*!< TIM1 Trigger and Commutation Interrupt */
TIM1_CC_IRQn = 27, /*!< TIM1 Capture Compare Interrupt */
TIM2_IRQn = 28, /*!< TIM2 global Interrupt */
TIM3_IRQn = 29, /*!< TIM3 global Interrupt */
TIM4_IRQn = 30, /*!< TIM4 global Interrupt */
I2C1_EV_IRQn = 31, /*!< I2C1 Event Interrupt */
I2C1_ER_IRQn = 32, /*!< I2C1 Error Interrupt */
I2C2_EV_IRQn = 33, /*!< I2C2 Event Interrupt */
I2C2_ER_IRQn = 34, /*!< I2C2 Error Interrupt */
SPI1_IRQn = 35, /*!< SPI1 global Interrupt */
SPI2_IRQn = 36, /*!< SPI2 global Interrupt */
USART1_IRQn = 37, /*!< USART1 global Interrupt */
USART2_IRQn = 38, /*!< USART2 global Interrupt */
USART3_IRQn = 39, /*!< USART3 global Interrupt */
EXTI15_10_IRQn = 40, /*!< External Line[15:10] Interrupts */
RTCAlarm_IRQn = 41, /*!< RTC Alarm through EXTI Line Interrupt */
USBWakeUp_IRQn = 42, /*!< USB Device WakeUp from suspend through EXTI Line Interrupt */
TIM8_BRK_IRQn = 43, /*!< TIM8 Break Interrupt */
TIM8_UP_IRQn = 44, /*!< TIM8 Update Interrupt */
TIM8_TRG_COM_IRQn = 45, /*!< TIM8 Trigger and Commutation Interrupt */
TIM8_CC_IRQn = 46, /*!< TIM8 Capture Compare Interrupt */
ADC3_IRQn = 47, /*!< ADC3 global Interrupt */
FSMC_IRQn = 48, /*!< FSMC global Interrupt */
SDIO_IRQn = 49, /*!< SDIO global Interrupt */
TIM5_IRQn = 50, /*!< TIM5 global Interrupt */
SPI3_IRQn = 51, /*!< SPI3 global Interrupt */
UART4_IRQn = 52, /*!< UART4 global Interrupt */
UART5_IRQn = 53, /*!< UART5 global Interrupt */
TIM6_IRQn = 54, /*!< TIM6 global Interrupt */
TIM7_IRQn = 55, /*!< TIM7 global Interrupt */
DMA2_Channel1_IRQn = 56, /*!< DMA2 Channel 1 global Interrupt */
DMA2_Channel2_IRQn = 57, /*!< DMA2 Channel 2 global Interrupt */
DMA2_Channel3_IRQn = 58, /*!< DMA2 Channel 3 global Interrupt */
DMA2_Channel4_5_IRQn = 59 /*!< DMA2 Channel 4 and Channel 5 global Interrupt */
#endif /* STM32F10X_HD */

系统中断这里没有申明，所以导致一些系统中断无法使用，比如 systick的中断 这个在 stm32上最方便的定时器Systick[操作寄存器+库函数] 已经做了分析 

 

ICER[2]:中断清除寄存器组

结构同ISER[2]，但是作用相反。 中断的清楚不是通过向ISER[2]中对应位写0实现的，而是在ICER[2]对应位写1清除的。

 

ISPR[2]:中断挂起控制寄存器组

每一位对应的中断和ISER是一样的。通过置1来挂起正在进行的中断，而执行同级或者更高级别的中断。

 

ICPR[2]:中断解挂寄存器组

结构和ISPR[2]相同，作用相反。置1将相应中断解挂。

 

IABR[2]:中断激活标志位寄存器组

中断和ISER[2]对应，如果为1，则表示该位所对应的中断正在执行。这是只读寄存器，由硬件自动清零。

 

IPR[15]:中断优先级控制的寄存器组

IPR寄存器组由15个32位寄存器组成。每个可屏蔽的中断占用8位，这样可以表示的可屏蔽中断为 15*4 =60个。而每个可屏蔽中断占用的8位并没有全部使用，而是只使用了高4位。这4位又分为抢占优先级和子优先级。抢占优先级在前，子优先级在后。而这两个优先级各占几位又要根据SCB->AIRCR中中断分组的设置来决定。

 

IPR寄存器描述：

 

 

stm32将中断分为5组，组0~4. 该分组由SCB->AIRCR寄存器的[10:8]三位来定义。具体关系如下：

 

组	AIRCR[10:8]	分配情况	分配结果
0	111	.xxxx0000	0位 表示  抢占优先级，4位  表示  相应优先级
1	110	y.xxx0000	1位 表示  抢占优先级，3位 表示  相应优先级
2	101	yy.xx0000	2为 表示  抢占优先级，2位 表示  相应优先级
3	100	yyy.x0000	3位 表示  抢占优先级，1位 表示  相应优先级
4	011	yyyy.0000	4位 表示  抢占优先级，0位 表示  相应优先级

 

中断管理实现如下：

void NVIC_PriorityGroupConfig(uint32_t NVIC_PriorityGroup)
{
/* Check the parameters */
assert_param(IS_NVIC_PRIORITY_GROUP(NVIC_PriorityGroup));

/* Set the PRIGROUP[10:8] bits according to NVIC_PriorityGroup value */
SCB->AIRCR = AIRCR_VECTKEY_MASK | NVIC_PriorityGroup;
}

/**
* @brief Initializes the NVIC peripheral according to the specified
* parameters in the NVIC_InitStruct.
* @param NVIC_InitStruct: pointer to a NVIC_InitTypeDef structure that contains
* the configuration information for the specified NVIC peripheral.
* @retval None
*/
void NVIC_Init(NVIC_InitTypeDef* NVIC_InitStruct)
{
uint32_t tmppriority = 0x00, tmppre = 0x00, tmpsub = 0x0F;

/* Check the parameters */
assert_param(IS_FUNCTIONAL_STATE(NVIC_InitStruct->NVIC_IRQChannelCmd));
assert_param(IS_NVIC_PREEMPTION_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority));
assert_param(IS_NVIC_SUB_PRIORITY(NVIC_InitStruct->NVIC_IRQChannelSubPriority));

if (NVIC_InitStruct->NVIC_IRQChannelCmd != DISABLE)
{
/* Compute the Corresponding IRQ Priority --------------------------------*/
tmppriority = (0x700 - ((SCB->AIRCR) & (uint32_t)0x700))>> 0x08;
tmppre = (0x4 - tmppriority);
tmpsub = tmpsub >> tmppriority;

tmppriority = (uint32_t)NVIC_InitStruct->NVIC_IRQChannelPreemptionPriority << tmppre;
tmppriority |= NVIC_InitStruct->NVIC_IRQChannelSubPriority & tmpsub;
tmppriority = tmppriority << 0x04;

NVIC->IP[NVIC_InitStruct->NVIC_IRQChannel] = tmppriority;

/* Enable the Selected IRQ Channels --------------------------------------*/
NVIC->ISER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =
(uint32_t)0x01 << (NVIC_InitStruct->NVIC_IRQChannel & (uint8_t)0x1F);
}
else
{
/* Disable the Selected IRQ Channels -------------------------------------*/
NVIC->ICER[NVIC_InitStruct->NVIC_IRQChannel >> 0x05] =
(uint32_t)0x01 << (NVIC_InitStruct->NVIC_IRQChannel & (uint8_t)0x1F);
}
}

/**
* @brief Sets the vector table location and Offset.
* @param NVIC_VectTab: specifies if the vector table is in RAM or FLASH memory.
* This parameter can be one of the following values:
* @arg NVIC_VectTab_RAM
* @arg NVIC_VectTab_FLASH
* @param Offset: Vector Table base offset field. This value must be a multiple
* of 0x200.
* @retval None
*/
void NVIC_SetVectorTable(uint32_t NVIC_VectTab, uint32_t Offset)
{
/* Check the parameters */
assert_param(IS_NVIC_VECTTAB(NVIC_VectTab));
assert_param(IS_NVIC_OFFSET(Offset));

SCB->VTOR = NVIC_VectTab | (Offset & (uint32_t)0x1FFFFF80);
}